Chipentwicklung fu127 ur Pixel - Prof. Dr. Norbert Wermes ...
Chipentwicklung fu127 ur Pixel - Prof. Dr. Norbert Wermes ...
Chipentwicklung fu127 ur Pixel - Prof. Dr. Norbert Wermes ...
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
4. Messungen an Teststrukt<strong>ur</strong>en z<strong>ur</strong><br />
Charakterisierung von Zählern in<br />
di erentieller Stromlogik<br />
Z<strong>ur</strong> Charakterisierung von Zählern in differentieller Stromlogik w<strong>ur</strong>de im<br />
Rahmen dieser Arbeit ein Testchip entwickelt. Dieser erlaubt neben der Messung<br />
des ripple-delays auch die Bestimmung der maximalen Zählfrequenzen,<br />
und eine Funktionsüberprüfung der parallel ladbaren seriellen Schieberegister.<br />
Im Folgenden werden der Testchip und der Messaufbau beschrieben, danach<br />
werden Messungen und Ergebnisse dargestellt.<br />
4.1 Aufbau des Testsystems<br />
4.1.1 Funktionen des Testchips<br />
Z<strong>ur</strong> Messung der maximalen Zählfrequenzen verfügt der Testchip über einen<br />
16-Bit Zähler mit Resetmöglichkeit. Dessen höchstwertiges Bit kann ausgelesen<br />
werden. Ein weiterer Zähler w<strong>ur</strong>de identisch zu dem Zeit-Zähler des<br />
CIX-Testchips implementiert (siehe Abbildung 3.3). An diesen 16-Bit Zähler<br />
sind zwei Latches parallel angeschlossen. Eines dieser Latches kann über<br />
ein parallel ladbares Schieberegister ausgelesen werden, das andere Latch<br />
stellt lediglich eine kapazitive Last für die Zählerausgänge dar und erfüllt<br />
keine weitere Funktion. Abbildung 4.1 zeigt die Zähler und Auslesekette des<br />
Testchips.<br />
Die Auslese von Zählerständen erlaubt die Bestimmung einer Bit-Fehlerrate<br />
der Zähler und Auslesekette. Der Zählerinhalt lässt sich speichern, selbst wenn<br />
dieser aufgrund des ripple-delays einen ungültigen Inhalt aufweisen sollte.<br />
Eine Analyse der Zählerstände erlaubt Rückschlüsse auf das ripple-delay.<br />
Stromspiegel wie in Abbildung 4.2 w<strong>ur</strong>den integriert, um die Bias-Spannungen<br />
für die differentielle Logik zu erzeugen. Mittels externer Stromquellen<br />
lässt sich so die Leistungsaufnahme der differentiellen Logik steuern und überwachen.<br />
Die Bias-Spannungen für die p-Kanal Stromquellen und die n-Kanal<br />
Lasten der differentiellen Logik lassen sich getrennt regeln. Jeder differentielle<br />
Logikausgang des Testchips w<strong>ur</strong>de mit einem Verstärker z<strong>ur</strong> Entkopplung<br />
von externen Lasten versehen. So ist sichergestellt, dass die kapazitive Last<br />
der Anschlusspads, Wirebonds und Platinen-Leiterbahnen keinen Einfluss
Change language