Chipentwicklung fu127 ur Pixel - Prof. Dr. Norbert Wermes ...

Weitere Magazine

Empfehlungen

Info

10 1. Di erentielle Stromlogik benötigte Chipfläche, der Aufwand zur Erstellung von Layouts 4 ist grö er. Zum einen verdoppeln sich durch die di erentiellen Signale alle Signalleitungen, zum anderen führt die Notwendigkeit von drei Versorgungsspannungen und zwei Biaspotentialen oft zu komplexeren Layouts als in CMOS-Logik. Es existiert noch keine Möglichkeit, eine Hardwarebeschreibungssprache zur Synthese von Schaltungen in differentieller Logik zu verwenden. Zur Simulation müssen solche Schaltungen wie analoge Elektronik behandelt werden, eine reine Logiksimulation ist bisher nicht möglich. Dies erhöht den Entwicklungsaufwand und ist fehleranfälliger. 1.2.3 Schaltungen in di erentieller Logik Im Folgenden sollen einige Logikgatter, ein Latch (Speicherelement) und ein Tristate-Buffer (Bustreiber) vorgestellt werden. Logikgatter Das Grundprinzip der Implementation von Logikgattern in differentieller Logik besteht in der Umlenkung des Biasstromes in Abhängigkeit der Eingangspegel. Die Lasten wandeln diesen Strom in logische Pegel um. Das Vorhandensein des komplementären Signals vereinfacht manche Logikfunktionen. So ist ein logisches ÙND' identisch zu einem ÒDER', wenn sowohl Ausgang als auch Eingänge negiert werden 5 . Abbildung 1.7 zeigt die Schaltung für ein logisches ÙND'. Latch Abbildung 1.8 zeigt die Schaltung eines Latches. Wird das Latch über das Load-Signal transparent geschaltet, entspricht der Ausgang dem Eingang. Im Speicherzustand stabilisiert eine Rückkopplung der Ausgänge auf ein differentielles Eingangspaar das Ausgangssignal. Tristate-Bu er Tristate-Bu er werden als Bustreiber verwendet, falls mehrere Sender einen gemeinsamen Bus zur Datenübertragung nutzen müssen. Diese Bustreiber verfügen neben zwei logischen auch über einen hochohmigen Ausgangszustand. Zur Realisierung eines hochohmigen Ausgangszustandes muss die differentielle Logik modifiziert werden. Die Tristate-Buffer verfügen über keine eigene Last und leiten nur im aktiven Fall ihren Biasstrom auf den Bus. Im hochohmigen Fall wird der Biasstrom direkt nach Vlo geleitet. Der 4 Als Layout wird die Umsetzung einer elektrischen Schaltung in geometrische Formen bezeichnet, durch die Leiterbahnen, Transistoren, etc. de niert werden. 5 A ∧ B = A ∨ B
1.2. Di erentielle Stromlogik 11 A A B B OUT I 0 OUT Abbildung 1.7: Schaltung eines logischen ÙND' bzw. ÒDER' in differentieller Logik. Bus wird mit einer einzigen Last abgeschlossen, um aus den Strömen wieder logische Pegel zu gewinnen. Abbildung 1.9 zeigt die Implementation des Tristate-Buffers. Zur Reduzierung von Leckströmen im hochohmigen Zustand wurden an den Ausgängen zusätzliche di erentielle Paare eingefügt. Diese reduzieren ebenfalls die kapazitive Einkopplung der Eingangssignale des Tristate-Bu ers auf den Bus. Simulationen zeigen einen Leckstrom eines hochohmigen Bustreibers auf den Bus von < 1nA.
Seite 1 und 2: Chipentwicklung von Pixel- und Mikr
Seite 3 und 4: Inhaltsverzeichnis Einleitung : : :
Seite 5 und 6: Einleitung Detektoren für ionisier
Seite 7 und 8: 1. Di erentielle Stromlogik Die Ent
Seite 9 und 10: 1.2. Di erentielle Stromlogik 7 D O
Seite 11: 1.2. Di erentielle Stromlogik 9 ] A
Seite 15 und 16: 1.2. Di erentielle Stromlogik 13 EN
Seite 17 und 18: 2. Entwicklung einer neuen Signalve
Seite 19 und 20: 2.1. Einleitung 17 Eingang enable e
Seite 21 und 22: IN 2.2. Aufbau der Signalverarbeitu
Seite 23 und 24: 2.2. Aufbau der Signalverarbeitungs
Seite 29 und 30: CK RowCK Select 2.3. Erste Messerge
Seite 31 und 32: 3. Zählende und integrierende Dete
Seite 33 und 34: 3.2. Funktionsprinzip des CIX-Chips
Seite 39 und 40: 4. Messungen an Teststrukturen zur
Seite 41 und 42: 4.1. Aufbau des Testsystems 39 Test
Seite 43 und 44: 0.7 0.6 Vlo 0.7 0.6 4.3. Messung vo
Seite 45 und 46: 4.3. Messung von Verzögerungszeite
Seite 47 und 48: 4.3. Messung von Verzögerungszeite
Seite 49 und 50: 4.4. Maximale Zählraten 47 nicht e
Seite 51 und 52: 5. 3-Transistor-Ladungspumpe Ladung
Seite 53 und 54: 5.1. Beschreibung der Ladungspumpe
Seite 55 und 56: 5.2. Messungen der Ladungspumpeneig
Seite 57 und 58: 5.2. Messungen der Ladungspumpeneig
Seite 59 und 60: 5.3. Bewertung der Messung & Verbes
Seite 61 und 62: 6. Zusammenfassung und Ausblick Im
Seite 63 und 64:
Literaturverzeichnis [1] austriamic
Alle anzeigen

Chipentwicklung fu127 ur Pixel - Prof. Dr. Norbert Wermes ...

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?