Chipentwicklung fu127 ur Pixel - Prof. Dr. Norbert Wermes ...
Chipentwicklung fu127 ur Pixel - Prof. Dr. Norbert Wermes ...
Chipentwicklung fu127 ur Pixel - Prof. Dr. Norbert Wermes ...
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
IN<br />
2.2. Aufbau der Signalverarbeitungselektronik 19<br />
R f1<br />
Cf1<br />
Rpz<br />
Cac<br />
R f2<br />
C f2<br />
Rf3<br />
Vorverstärker Shaper<br />
R f3<br />
Cf3<br />
ref<br />
U<br />
TRIMM<br />
DAC<br />
5-Bit<br />
-<br />
+<br />
Komparator<br />
Abbildung 2.3: Ladungsempfindlicher Vorverstärker, CR-RC-Shaper und<br />
Komparator bilden den analogen Teil des Chips.<br />
Kaskode implementiert. Ein zweistu ger CR-RC-Shaper (Hochpa -Tiefpa -<br />
Filter) erlaubt es eine Signalformung d<strong>ur</strong>chzuführen. Die gesamte Wechselspannungsverstärkung<br />
des Vorverstärkers und des Shapers beträgt ca. 50<br />
. Die Zeitkonstanten des Shapers sind im Bereich von 100-400ns einstellbar.<br />
Eine sogenannte Pole-Zero Kompensation vermeidet Unterschwinger im<br />
Signal nach dem Shaper und kann wahlweise deaktiviert werden. Das Ausgangssignal<br />
des Shapers wird von einem Komparator mit einer einstellbaren,<br />
globalen Schwelle verglichen. Dieser Komparator erzeugt ein Ausgangssignal<br />
mit den Pegeln der differentiellen Stromlogik und erlaubt so die Ansteuerung<br />
der Zähler. Um das Schaltverhalten der Komparatoren aller 128 Kanäle<br />
anzugleichen, lässt sich die Komparatorschwelle in jedem Kanal über einen<br />
5-Bit DAC feinjustieren.<br />
Es w<strong>ur</strong>den verschiedene Testmöglichkeiten implementiert. Über eine Injektionskapazität<br />
lassen sich unabhängig von einem angeschlossenen Sensor Ladungen<br />
in den Verstärkereingang injizieren. Die Ausgänge des Vorverstärkes<br />
und des Shapers können direkt über analoge Signalausgänge beobachtet<br />
werden. Abbildung 2.3 gibt einen schematischen Überblick über die analoge<br />
Signalverarbeitungskette des Chips.<br />
2.2.2 Digitale Signalverarbeitungskette<br />
Jeder Kanal verfügt über einen Zähler, ein Speicherlatch und Tristate-<br />
Bustreiber z<strong>ur</strong> Ausgabe der Daten auf einen internen parallelen Bus. Mittels<br />
eines parallel ladbaren Schieberegisters werden die Daten serialisiert. D<strong>ur</strong>ch<br />
eine Ablaufsteuerung wird eine kontinuierliche Datenausgabe ohne Wartetakte<br />
möglich, die d<strong>ur</strong>ch ein einziges externes Signal gestartet werden kann. Im<br />
Folgenden werden die Zählerarchitekt<strong>ur</strong>, serielle Datenausgabe und Ablaufsteuerung<br />
vorgestellt. Abbildung 2.4 zeigt einen Gesamtüberblick über den<br />
Digitalteil des Chips. In Abbildung 2.10 ist ein Pulsdiagramm der wichtigsten<br />
Zähler
Change language