Chipentwicklung fu127 ur Pixel - Prof. Dr. Norbert Wermes ...

24 2. Entwicklung von Signalverarbeitungselektronik für Compton-Polarimetrie
CK
Select
interner Datenbus
D
0 1 12
D Q
Q D Q D Q
D Q
D Q
serielle
Ausgabe
Abbildung 2.7: Zwei parallel ladbare Schieberegister arbeiten im Wechsel zur
Serialisierung der Daten.
2.2.5 Selektierung der Kanäle zur Ausgabe
Die Bustreiber der 128 Kanäle müssen nacheinander eingeschaltet werden,
damit die gespeicherten Zählerinhalte von den parallel ladbaren Schieberegistern
verarbeitet werden können. Nach jeweils 16 Auslesetakten muss der
nächste Kanal aktiviert werden.
Implementation
Mittels eines 128-Bit Schieberegisters sollen die Kanäle selektiert werden
(Abbildung 2.8). Dabei ist das erste Flip op invertiert an die 127 folgenden
Flipflops angeschlossen. Die Ausgänge dieser Flipflops dienen zur Aktivierung
der Bustreiber (OutputEnable-Signal in Abbildung 2.5) der einzelnen Kanäle.
Nach einem RowReset-Signal das OutputEnable-Signal für Kanal #0 aktiv.
Mit jedem RowCK-Takt wird der nächste Kanal aktiviert. Folgendes Diagram
illustriert dies.
RowCK ��������������. . .
RowReset �����������. . .
OutputEnable #0 �����������. . .
OutputEnable #1 �����������. . .
OutputEnable #2 �����������. . .
2.2.6 Vervollständigung der Auslesekette
Zur Vervollständigung der Auslesekette werden neben den bisher dargestellten
Blöcken der Zählerarchitektur, der parallel ladbaren Schieberegister zur
Datenausgabe und dem Schieberegister zur Kanalselektierung auch die Signale
LoadLatch, RowReset, RowCK und Select benötigt. Diese könnten extern
generiert werden.