Chipentwicklung fu127 ur Pixel - Prof. Dr. Norbert Wermes ...

20 2. Entwicklung von Signalverarbeitungselektronik für Compton-Polarimetrie
Readout
CK
RowCK
Schieberegister
input
Output
Enable
RowReset
LoadLatch
Sequencer
CountEnable
Kanal 0 (Zähler, Latches, Bustreiber)
header
Select
Kanal 1
Kanal 127
3
data[0..12]
Schieberegister
Schieberegister
OUT
Abbildung 2.4: Der Sequencer besteht aus dem Generator für die Kanalkennungen,
und dem Frequenzteiler, dieser erzeugt das RowCK- und Select-Signal.
Das LoadLatch- und RowReset-Signal sind mit den Readout-Signal identisch.
Nacheinander wird jeder der 128 Kanäle zur Datenausgabe selektiert.
Zwei 16 Bit parallel ladbare Schieberegister serialisieren die gespeicherten
Zählerstände und geben die Daten aus dem Chip aus.
Signale dargestellt.
2.2.3 Zählerarchitektur
Die Zähler werden in Form asynchroner Binärzähler (engl. ripple counter)
realisiert. Asynchrone Binärzähler bestehen aus Flipflops, deren Ausgänge
invertiert auf ihre Eingänge rückgekoppelt sind. Das erste Flipflop wird durch
das Eingangssignal getaktet (siehe Abbildung 2.5), jedes weitere Flipflop
wird mit dem Ausgangssignal seines Vorgängers getaktet.
Asynchrone Binärzähler können mit wesentlich höheren Raten arbeiten
als synchrone Zähler, da sie nicht durch die Laufzeit von Logikgattern
limitiert sind. Die Flipflops sind statisch und speichern ihren Inhalt auch
ohne regelmäßigen Refresh-Takt.
Ein potentieller Nachteil der Zählerarchitektur besteht in der asynchronen
Arbeitsweise. Der Zählerinhalt ist erst nach einer bestimmten Zeit (rippledelay)
gültig. Dieses ripple-delay ist die Summe der Durchlaufzeiten der
einzelnen Flipflops.