Chipentwicklung fu127 ur Pixel - Prof. Dr. Norbert Wermes ...

2
3.2.2 Anforderungen an die Zählerarchitektur . . . . . . . . . 32
3.2.3 Implementierung der Zählerstruktur . . . . . . . . . . . 35
4. Messungen an Teststrukturen di erentieller Stromlogik : : : : : 37
4.1 Aufbau des Testsystems . . . . . . . . . . . . . . . . . . . . . . 37
4.1.1 Funktionen des Testchips . . . . . . . . . . . . . . . . . 37
4.1.2 Adapterplatine . . . . . . . . . . . . . . . . . . . . . . . 39
4.1.3 USB-System . . . . . . . . . . . . . . . . . . . . . . . . 39
4.1.4 Smart-Card . . . . . . . . . . . . . . . . . . . . . . . . 40
4.2 Eichung der Biasströme . . . . . . . . . . . . . . . . . . . . . . 40
4.3 Messung von Verzögerungszeiten . . . . . . . . . . . . . . . . . 41
4.3.1 Messverfahren . . . . . . . . . . . . . . . . . . . . . . . 41
4.3.2 Exemplarstreuung der Verzögerungszeiten . . . . . . . . 43
4.3.3 Biasstromabhängigkeit der Verzögerungszeiten . . . . . . 43
4.3.4 Bedeutung der Messergebnisse für den CIX-Prototypchip 44
4.3.5 Leistungsverhalten der di erentiellen Logik . . . . . . . . 44
4.4 Maximale Zählraten . . . . . . . . . . . . . . . . . . . . . . . . 47
5. 3-Transistor-Ladungspumpe : : : : : : : : : : : : : : : : : : : : : 49
5.1 Beschreibung der Ladungspumpe . . . . . . . . . . . . . . . . . 49
5.1.1 Grundprinzip der Ladungspumpe . . . . . . . . . . . . . 50
5.1.2 E ekte höherer Ordnung . . . . . . . . . . . . . . . . . 52
5.2 Messungen der Ladungspumpeneigenschaften . . . . . . . . . . 53
5.2.1 Linearität der Ladungspumpe . . . . . . . . . . . . . . . 53
5.2.2 Frequenzverhalten . . . . . . . . . . . . . . . . . . . . . 54
5.2.3 Stabilität bei Variation von Vout . . . . . . . . . . . . . 56
5.3 Bewertung der Messung & Verbesserungen . . . . . . . . . . . . 56
6. Zusammenfassung und Ausblick : : : : : : : : : : : : : : : : : : : 59