Chipentwicklung fu127 ur Pixel - Prof. Dr. Norbert Wermes ...

Weitere Magazine

Empfehlungen

Info

32 3. Zählende und integrierende Detektorelektronik für biomedizinische Bildgebung 3.2.1 Digitalisierung des Signalstroms Der Signalstrom wird aus der Anzahl der gepumpten Ladungspakete in einem Messintervall und der verstrichenen Zeit zwischen dem ersten und letzten Pumpzyklus bestimmt. Von einem Zähler (Ladungszähler) wird die Anzahl der gepumpten Ladungspakete aufgezeichnet. Das Integratortaktsignal wird zur Inkrementierung eines weiteren Zählers (Zeitzähler) genutzt. Ein Latch speichert den Zählerstand des ersten Pumpens in dem Messintervall. Ein weiteres Latch speichert den aktuellen Zählerstand bei jedem Pumpen. Am Ende des Messintervalls enthält dieses Latch somit den Zeit-Zählerstand des letzten Pumpens. Aus der Di erenz der Latchinhalte nt, der Integratortaktfrequenz , der Anzahl der gepumpten Ladungspakete nQ und deren Grö e Q0 lässt sich der mittlere Signalstrom berechnen: I = nQQ0 nt 1 / Geht man von einer Konstanten Ladungsmenge Q0 aus, so entsteht einzig durch die Zeitquantisierung ein Fehler. Die hier beschriebene Form der Digitalisierung [3] besitzt die Eigenschaft, dass der relative Quantisierungsfehler wegen der Quotientenbildung im gesamten Messbereich näherungsweise konstant ist 2 . 3.2.2 Anforderungen an die Zählerarchitektur Die emp ndliche analoge Elektronik des CIX-Chips stellt hohe Anforderungen an das Rauschverhalten der digitalen Schaltungen. Die Pixelstruktur integriert analoge und digitale Komponenten ohne gro e räumliche Abstände. Um kapazitives Übersprechen zu reduzieren, wird die Zähler- und Auslesearchitektur vollständig in differentieller Stromlogik implementiert. Jeder Pixel besitzt drei Zähler (Zeit-, Einzelpuls- und Ladungszähler), diese werden als asynchrone Binärzähler mit Resetfunktion realisiert. Für die Speicherung von Zeitmarken sind zwei Latches vorgesehen, welche direkt an den Zeitzähler angeschlossen werden. Die Inhalte der Einzelpuls- und Ladungszähler sowie die der beiden Latches sollen ausgelesen werden können. Die Totzeit während des Betriebes durch die Auslese soll minimal werden, um die Strahlenbelastung eines Patienten bei einer medizinischen Anwendung zu reduzieren. Daher müssen, um gleichzeitigen Zählbetrieb und Datenauslese zu ermöglichen, die auszulesenden Daten im Pixel zwischengespeichert werden. Diese Zwischenspeicherung wird von vier Auslese-Latches ermöglicht. Diese vier Auslese-Latches werden über einen vierfach-Multiplexer und einen Tristate-Bustreiber an einen internen Bus angeschlossen. 2 Im Gegensatz zu Analog-Digital-Konvertern (ADCs) mit aquidistanten Schwellen ist hier der absolute Fehler konstant (bestimmt durch den Schwellenabstand), der relative Diskretisierungsfehler wachst jedoch fur kleine Signale.
3.2. Funktionsprinzip des CIX-Chips 33 Einzelpulszähler Ladungszähler Latch letztes Pumpen Zeit-Zähler Latch erstes Pumpen Ausleselatch Ausleselatch Ausleselatch Ausleselatch Multiplexer & Bustreiber Abbildung 3.2: Schematische Darstellung der Zählerarchitektur in einem Pixel. Abbildung 3.2 zeigt einen schematischen Überblick über die Zählerarchitektur. Jeweils acht Pixel in der gleichen Spalte nutzen einen gemeinsamen Bus. Abbildung 3.3 zeigt einen detaillierteren Aufbau eines Bits der Zählerarchitektur. Die Serialisierung der Daten zur Ausgabe erfolgt wie in Kapitel 2.2.4 beschrieben. Grö e der Zähler Alle Zähler und Latches werden als 16 Bit breite Strukturen ausgelegt. Die Frage nach der tatsächlich notwendigen Grö e der Zähler und Latches hängt von den Randbedingungen wie maximale Auslesegeschwindigkeit, maximaler Signalstrom, maximal mögliche Zeit-Zählerfrequenz und maximale Dauer des Messintervalls ab. Ein Ziel dieses Prototyp-Chips ist es, eine Aussage über genau diese Parameter zu tre en. Die Zähler wurden gro zügig dimensioniert, damit sie auch bei langen Messintervallen oder hohen Frequenzen nicht limitierend wirken. Die Auslese der Daten wurde so konzipiert, dass höchstwertige Bits nicht ausgelesen werden müssen. Dies kann verwendet werden, um kleinere Zähler zu simulieren oder die Dauer der Auslese zu reduzieren. Besonderheiten der Zählerarchitektur Da die Zähler- und Auslesearchitektur der im Kapitel 2.2 beschriebenen \Signalverarbeitungselektronik für Compton-Polarimetrie" ähnelt, soll im Fol- 16
Seite 1 und 2: Chipentwicklung von Pixel- und Mikr
Seite 3 und 4: Inhaltsverzeichnis Einleitung : : :
Seite 5 und 6: Einleitung Detektoren für ionisier
Seite 7 und 8: 1. Di erentielle Stromlogik Die Ent
Seite 9 und 10: 1.2. Di erentielle Stromlogik 7 D O
Seite 11 und 12: 1.2. Di erentielle Stromlogik 9 ] A
Seite 13 und 14: 1.2. Di erentielle Stromlogik 11 A
Seite 15 und 16: 1.2. Di erentielle Stromlogik 13 EN
Seite 17 und 18: 2. Entwicklung einer neuen Signalve
Seite 19 und 20: 2.1. Einleitung 17 Eingang enable e
Seite 21 und 22: IN 2.2. Aufbau der Signalverarbeitu
Seite 23 und 24: 2.2. Aufbau der Signalverarbeitungs
Seite 29 und 30: CK RowCK Select 2.3. Erste Messerge
Seite 31 und 32: 3. Zählende und integrierende Dete
Seite 33: 3.2. Funktionsprinzip des CIX-Chips
Seite 37 und 38: 3.2. Funktionsprinzip des CIX-Chips
Seite 39 und 40: 4. Messungen an Teststrukturen zur
Seite 41 und 42: 4.1. Aufbau des Testsystems 39 Test
Seite 43 und 44: 0.7 0.6 Vlo 0.7 0.6 4.3. Messung vo
Seite 45 und 46: 4.3. Messung von Verzögerungszeite
Seite 47 und 48: 4.3. Messung von Verzögerungszeite
Seite 49 und 50: 4.4. Maximale Zählraten 47 nicht e
Seite 51 und 52: 5. 3-Transistor-Ladungspumpe Ladung
Seite 53 und 54: 5.1. Beschreibung der Ladungspumpe
Seite 55 und 56: 5.2. Messungen der Ladungspumpeneig
Seite 57 und 58: 5.2. Messungen der Ladungspumpeneig
Seite 59 und 60: 5.3. Bewertung der Messung & Verbes
Seite 61 und 62: 6. Zusammenfassung und Ausblick Im
Seite 63 und 64: Literaturverzeichnis [1] austriamic

Chipentwicklung fu127 ur Pixel - Prof. Dr. Norbert Wermes ...

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?