Chipentwicklung fu127 ur Pixel - Prof. Dr. Norbert Wermes ...

4.3. Messung von Verzögerungszeiten 45
maximale Betriebsfrequenz [MHz]
30
25
20
15
10
Leistung pro Flipflop [µW]
5 10 15 20 25 30 35 40
maximale Betriebsfrequenz des
CIX Zeit-Zählers bei einer Breite von
16 Bit
12 Bit
Vddd=2,4V Vlo=0V
5
1 2 3 4 5 6 7 8 9
Biasstrom I 0 [µA]
Abbildung 4.8: Maximal mögliche Integratortaktrate als Funktion der Leistungsaufnahme
des Zeitzählers, berechnet aus den in Abbildung 4.7 gezeigten
Verzögerungszeiten.
um verschiedene Prozesstechnologien miteinander zu vergleichen.
Für CMOS-Schaltungen ist das power-delay product in erster Näherung
konstant unter Variation der Leistung. Wird beispielsweise durch einen
CMOS-Inverter eine Kapazität umgeladen, so geschieht dies, bestimmt durch
die Transistorausgangskennlinien, mit einem weitgehend konstanten Strom.
Daraus folgt, dass die RC-Zeit, welche letztendlich die Verzögerungszeit und
somit die maximale Schaltgeschwindigkeit bestimmt, antiproportional zum
Strom ist. Bei CMOS-Schaltungen lässt sich die Leistung durch Variation
der Transistorgrößen beeinflussen.
Aus den Messdaten wurde das power-delay product berechnet (Abbildung
4.9). Es fällt näherungsweise linear mit der Verzögerungszeit, bei niedrigen
Biasströmen ist also die Umsetzung von Leistung in Geschwindigkeit besser
als bei hohen. Geht man auch bei der differentiellen Logik davon aus, dass die
Verzögerungszeit td durch das Umladen einer kapazitiven Last C am Ausgang
mit einem konstanten Strom Iload bestimmt ist, so sind diese Größen über
Iload td = C U
verknüpft. Der Spannungshub U entspricht der Differenz der Schaltpegel.
Der untere Schaltpegel wird durch die Wahl von Vlo hier auf 0V festgelegt,
der obere Schaltpegel Uhigh hängt vom Biasstrom I0 ab (siehe Abbildung