Chipentwicklung fu127 ur Pixel - Prof. Dr. Norbert Wermes ...

44 4. Messungen an Teststrukturen di erentieller Stromlogik
Verzögerungszeit pro Flipflop [ns]
12
11
10
9
8
7
6
5
4
3
2
Leistung pro Flipflop [µW]
5 10 15 20 25 30 35 40
Messung von Verzögerungszeiten
an 16 Flipflops
Vddd 2,4V, Vlo 0V
Durchschnitt
1σ Exemplarstreuung
1 2 3 4 5 6 7 8 9
Biasstrom [µA]
Abbildung 4.7: Mittlere Verzögerungszeit in Abhängigkeit vom Biasstrom I0.
4.3.4 Bedeutung der Messergebnisse für den CIX-Prototypchip
Der Inhalt des Zeitzählers des CIX-Prototypchips wird potentiell mit jedem
Eingangstakt auch in einem Latch gespeichert. Um das Speichern eines
gültigen Zählerinhaltes sicherzustellen, darf die Taktperiode des Integratortaktsignals
nicht kleiner sein als das maximale ripple-delay des Zählers.
Abbildung 4.8 zeigt die resultierende, maximal mögliche Betriebsfrequenz des
Zeitzählers in Abhängigkeit des Biasstroms. Bei 16 Bit breiten Zählern lässt
sich eine Integratortaktrate von 20MHz bei einem Biasstrom von ca. 7,5µA
erreichen. Die Leistungsaufnahme des Digitalteils eines Pixels berechnet sich
aus der Anzahl der einzelnen Gatter in differentieller Logik, multipliziert mit
dem Biasstrom und der Versorgungsspannung von typischerweise 2,4V. Die
Biaseinstellung des Zeitzählers lässt sich getrennt von den anderen Schaltungen
regeln (vgl. Abbildung 3.3). In einem typischen Szenario, bei dem der
Zeitzähler mit einem Biasstrom von 7,5µA, und die anderen Schaltungen mit
3µA versorgt werden, beträgt die Leistungsaufnahme 1,7mW pro Pixel.
4.3.5 Leistungsverhalten der di erentiellen Logik
Das Produkt aus Verzögerungszeit und Leistungsaufnahme (power-delay
product) ist ein Ma für das Leistungsverhalten einer Schaltung. Ein geringes
power-delay product bedeutet eine bessere Umsetzung von elektrischer
Leistung in Geschwindigkeit. Das power-delay product wird häu g genutzt