24.11.2014 Views

Elektronika 2009-11.pdf - Instytut Systemów Elektronicznych

Elektronika 2009-11.pdf - Instytut Systemów Elektronicznych

Elektronika 2009-11.pdf - Instytut Systemów Elektronicznych

SHOW MORE
SHOW LESS

Create successful ePaper yourself

Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.

Wpływ konstrukcji cyfrowych układów scalonych<br />

na generację zaburzeń elektromagnetycznych<br />

dr JULIUSZ SZCZĘSNY<br />

<strong>Instytut</strong> Technologii Elektronowej, Warszawa<br />

W artykule przedstawiono wyniki pomiarów emisji zmiennych<br />

pól EM w funkcji częstotliwości taktowania, generowanych<br />

przez układy scalone w formie matryc FPGA, zawierające<br />

często spotykane bloki funkcjonalne, rozmieszczone<br />

w różnych miejscach struktury półprzewodnikowej [1,2]. Opracowano<br />

w tym celu dwa projekty układów scalonych mających<br />

za zadanie mnożenie liczb w nieskończonej pętli programowej.<br />

Pierwszy z projektów wykorzystywał algorytm mnożenia<br />

kombinacyjnego a drugi sekwencyjnego. Projekty te były dodatkowo<br />

modyfikowane w celu zmiany liczby i topologii aktywnych<br />

bramek logicznych. Każdy projekt układu scalonego<br />

był implementowany do matrycy cyfrowej Xilinx typu XCV 800.<br />

Zmiany konfiguracji oraz liczby bloków funkcjonalnych wykorzystywanych<br />

przez każdy z projektów pozwoliły określić<br />

wpływ ich rozmieszczania na indukcyjność doprowadzeń,<br />

a tym samym na poziom generowanych zaburzeń.<br />

Układy pomiarowe<br />

Do badania wykorzystano matrycę cyfrową firmy Xilinx z rodziny<br />

Virtex, typu XCV 800. Jej podstawową zaletą w tego typu<br />

badaniach jest możliwość wielokrotnego programowania tzn.<br />

zmiany konfiguracji bloków logicznych za pomocą firmowego<br />

oprogramowania, zainstalowanego w zewnętrznym komputerze<br />

typu PC [3,4]. Matryca (800 000 bramek [5]) jest układem<br />

scalonym wielkiej skali integracji, wykonanym w technologii<br />

CMOS 0,22 µm z pięcioma poziomami metalizacji.<br />

Płytka obwodu aplikacyjnego została wykonana z laminatu<br />

jednowarstwowego i zawiera podstawowe obwody elektryczne<br />

i wyprowadzenia umożliwiające matrycy cyfrowej stabilną<br />

pracę i komunikację z zewnętrznymi urządzeniami.<br />

Sondy pomiarowe<br />

Do pomiarów emisji EM wykorzystano mikrosondę magnetyczną<br />

i elektryczną firmy Langer EMV-Technik. Mikrosonda<br />

elektryczna typu RF 2,5-2 przeznaczona jest do pomiarów<br />

zmiennych pól magnetycznych o częstotliwościach od<br />

100 kHz do 1 GHz. Elementem czynnym jest tu pętla indukcyjna<br />

o średnicy około 0,5 mm. Małe rozmiary elementu<br />

czynnego tej sondy pozwalają na pomiary rozkładów składowej<br />

zmiennej pola magnetycznego emitowanego z niewielkiej<br />

powierzchni. Sonda elektryczna typu RF E05<br />

przeznaczona jest natomiast do pomiarów składowych<br />

zmiennych pola elektrycznego w takim samym paśmie częstotliwości.<br />

Element czynny tej sondy ma wymiary 2 x8mm.<br />

Obydwie sondy zakończone są przewodem współosiowym<br />

i wtykiem BNC o impedancji 50 Ω. W celu zwiększenia<br />

czułości sond zastosowano szerokopasmowy przedwzmacniacz<br />

20 dB typu PA 201. Wartości składowej magnetycznej<br />

i elektrycznej pola EM przedstawiono graficznie w jednostkach<br />

napięcia indukowanego w każdej z sond, gdyż firma<br />

Langer EMV-Technik nie udostępnia krzywych kalibracyjnych<br />

do używanych tu sond pomiarowych.<br />

Układ do pomiaru poziomu emisji pola EM<br />

Pomiary poziomu emisji składowej H i składowej E emitowanego<br />

pola EM przeprowadzono za pomocą sondy magnetycznej<br />

typu RF 2,5-2 i elektrycznej typu RF E05 wraz<br />

z przedwzmacniaczem typu PA 201 oraz cyfrowym oscyloskopem<br />

firmy LeCroy typu 9374L. W celu uniknięcia zafałszowywania<br />

wyników pomiarowych przez przypadkowe<br />

impulsy zewnętrzne, które w czasie pomiarów mogą przeniknąć<br />

do układu pomiarowego z sieci energetycznej lub otoczenia,<br />

każdy z pomiarów powtórzono około 100 razy i obliczono<br />

wartość średnią.<br />

Układ do pomiaru widma składowej H i E pola EM<br />

Układy do pomiaru widma częstotliwości składowych H i E<br />

pola EM składają się z omówionych wyżej sond pomiarowych<br />

wraz z przedwzmacniaczem, wirtualnego analizatora widma<br />

firmy EMC Master typu ST100W wraz z oprogramowaniem<br />

firmowym i komputera sterującego klasy PC. Pasmo pracy<br />

analizatora widma wynosi 0,15 MHz...1 GHz pokrywa się<br />

z pasmem pracy sond pomiarowych i przedwzmacniacza.<br />

Projekty układów scalonych<br />

Do badań poziomu generowanych zaburzeń opracowano dwa<br />

projekty układów scalonych do mnożenia liczb, wykorzystujące<br />

metodę kombinacyjną, zwaną również równoległą (projekty<br />

comb) i metodę sekwencyjną (projekty seq). Obydwa<br />

sposoby mnożenia liczb są często wykorzystywane w dużych<br />

projektach układów scalonych. Mimo tego, że wykonują to<br />

samo działanie matematyczne, różnią się stopniem skomplikowania<br />

struktury logicznej oraz szybkością działania. Metoda<br />

mnożenia kombinacyjnego charakteryzuje się większą szybkością<br />

działania niż metoda mnożenia sekwencyjnego, dlatego<br />

znajduje zastosowanie w projektach, w których<br />

wymagany jest krótki czas wykonania działań na liczbach.<br />

Metoda mnożenia sekwencyjnego jest zwykle wolniejsza, ale<br />

bardziej uniwersalna, gdyż daje się zrealizować w postaci pozwalającej<br />

wykonywać jeszcze inne działania arytmetyczne.<br />

Do opracowania projektu układów mnożących wykorzystano<br />

relatywnie niewielką liczbę bramek, dzięki czemu można<br />

było zaobserwować wpływ zmian rozmieszczenia i liczby bloków<br />

funkcjonalnych w obszarze matrycy cyfrowej na poziom<br />

generowanych zaburzeń [6,7]. Przy prowadzeniu badań porównawczych<br />

nie są istotne szczegóły dotyczące realizacji<br />

każdego z projektów. Ważne jest natomiast to, żeby we<br />

wszystkich badanych projektach układów scalonych były wykonywane<br />

modyfikacje według tych samych reguł. Dlatego<br />

w procesie kompilacji plików źródłowych wykorzystano standardowe<br />

procedury optymalizacji pod kątem minimalizacji<br />

liczby bloków funkcjonalnych i szybkości działania. Modyfikacje<br />

dotyczące zmniejszenia liczby aktywnych bloków, polegały<br />

również na usunięciu bloków I/O z badanych projektów.<br />

ELEKTRONIKA 11/<strong>2009</strong> 129

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!