VHDL Kompakt - CES

1. Konzepte von VHDL
• Verwendung lokaler Variablen, -Datentypen
• Unterprogrammtechniken (Prozeduren und Funktionen)
Aktivierung Da das Ziel der VHDL Beschreibung ein durch den Simulator ausführbares
Verhalten ist, gibt es spezielle Konstrukte, die festlegen wann der Prozess zu aktivieren
ist — im Gegensatz zu Programmen in herkömmlichen Sinne sind Hardwareelemente
immer, gleichzeitig aktiv.
Ein Prozess hat deshalb entweder eine sensitivity list oder enthält wait-Anweisungen.
Beide Methoden bewirken, dass bei der Änderung von Eingangswerten der Architektur
der Prozess von Simulator aktiviert wird, die Anweisungen sequenziell abgearbeitet
werden und dadurch neue Ausgangswerte erzeugt werden.
Ein-/Ausgabe Nur über Signale können Prozesse nach außen hin aktiv werden. Diese Signale
können zum einen Ein- und Ausgänge der Schaltung sein, zum anderen können
auch mehrere Prozesse über (architektur-)interne Signale kommunizieren.
In Gegensatz zu den Signalen können die Variablen des Prozesses nur prozessintern
verwendet werden und stellen so etwas wie lokalen Speicher dar.
Um Parallelitäten im Verhalten einer architecture zu beschreiben, können innerhalb des
Anweisungsteils beliebig viele Prozesse beschrieben werden.
Beispiel
architecture ARCH_BEHAV of COMPARE is
begin
P1: process (A, B) Prozess, sensitiv zu Eingängen A und B
begin
if (A = B) then
C