VHDL Kompakt - CES

A. Syntaxbeschreibung
A.5 konkurrente Anweisungen
〈process statement〉
[ 〈label〉:] process [(〈sensitivity list〉)] [is]
[ 〈local declarations〉 ]
begin
〈sequential statements〉
end process [ 〈label〉 ];
〈local declarations〉 ::=
{type 〈...〉 } | {subtype 〈...〉 } |
{file 〈...〉 } | {alias 〈...〉 } |
{function 〈...〉 } | {procedure 〈...〉 } |
{constant 〈...〉 } |
{variable 〈...〉 }
entity 〈entityId〉 is
...
begin
〈process statement〉
end entity 〈entityId〉;
package 〈packageId〉 is
...
end package 〈packageId〉;
configuration 〈configId〉 of 〈entityId〉 is
...
end configuration 〈configId〉;
〈bLabel〉: block (〈sigList〉) is
...
begin
〈process statement〉
end block 〈bLabel〉;
100
architecture 〈archId〉 of 〈entityId〉 is
...
begin
〈process statement〉
end architecture 〈archId〉;
package body 〈packageId〉 is
...
end package body 〈packageId〉;
procedure 〈procId〉 (〈paraList〉) is
...
begin
...
end procedure 〈procId〉;
〈pLabel〉: process (〈sigList〉) is
...
begin
...
end process 〈pLabel〉;