VHDL Kompakt - CES
VHDL Kompakt - CES
VHDL Kompakt - CES
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
6. Signale<br />
...<br />
architecture BEHAV of TRISTATE is<br />
signal SEL1, SEL2 : boolean; Selektoren<br />
signal SIG1, SIG2 : FOURVAL; Eingänge<br />
signal SIGR : FOUR_RES; Ausgangssignal<br />
begin<br />
...<br />
DRV1_P: process (SEL1, SIG1) erste Quelle<br />
begin<br />
if SEL1 then SIGR