VHDL Kompakt - CES

Kapitel 7
Konkurrente Beschreibungen
Um die gleichzeitige Aktivität von Hardwarekomponenten auszudrücken, dienen konkurrente
Beschreibungsformen.
Prozess Die wichtigste konkurrente Anweisung, der process, wurde schon als Umgebung
sequenzieller Anweisungen vorgestellt (Abschnitt 5, Seite 30), seine Merkmale sind:
– alle Prozesse sind parallel aktiv.
– ein Prozess definiert einen Bereich in dem Anweisungen (programmiersprachenähnlich)
sequenziell ausgeführt werden, um Verhalten zu beschreiben.
– ein Prozess muss entweder eine sensitivity-list oder explizite wait-Anweisungen
beinhalten.
– innerhalb des Prozesses werden Ports der entity und Signale der architecture
gelesen und verändert, wodurch der Prozess nach ” Außen“ wirkt.
48
Da ein Prozess in VHDL letztendlich das Verhalten eines Hardwareelementes modellieren
soll, das ständig aktiv ist, hat ein Prozess einige spezielle Eigenschaften:
Prozessabarbeitung Ein Prozess entspricht einer Endlosschleife. Bei Beginn der Simulation
wird, quasi als Initialisierung, jeder Prozess aktiviert und bis zu einem wait
ausgeführt. Anschließend wird die Prozessausführung entsprechend der Bedingung
der wait-Anweisung unterbrochen.
Wird der Prozess später durch Erfüllung der wait-Bedingung wieder aktiviert, werden
die Anweisungen von dort ausgehend sequenziell weiter ausgeführt bis ein nächstes
wait erreicht wird. Ist der Prozesscode zu Ende (end process...), so beginnt die Abarbeitung
von vorn. Man kann sich dies vorstellen als:
Beispiel
process ...
begin
loop; Start der Schleife
...
wait ... mindestens ein wait, bzw. sensitivity-list
...
end loop; Ende der Schleife
end process...