VHDL Kompakt - CES

〈package declaration〉
package 〈packageId〉 is
{use 〈...〉 } |
{type 〈...〉 } | {subtype 〈...〉 } |
{file 〈...〉 } | {alias 〈...〉 } |
{function 〈...〉 } | {procedure 〈...〉 } |
{component 〈...〉} |
{constant 〈...〉 } |
{signal 〈...〉 }
end [package] [ 〈packageId〉 ];
package body 〈packageId〉 is
{type 〈...〉 } | {subtype 〈...〉 } |
{file 〈...〉 } | {alias 〈...〉 } |
{function 〈...〉 } | {procedure 〈...〉 } |
{constant 〈...〉 }
end [package body] [ 〈packageId〉 ];
entity 〈entityId〉 is
...
begin
...
end entity 〈entityId〉;
package 〈packageId〉 is
...
end package 〈packageId〉;
configuration 〈configId〉 of 〈entityId〉 is
...
end configuration 〈configId〉;
〈bLabel〉: block (〈sigList〉) is
...
begin
...
end block 〈bLabel〉;
A.2 Bibliothekseinheiten
architecture 〈archId〉 of 〈entityId〉 is
...
begin
...
end architecture 〈archId〉;
package body 〈packageId〉 is
...
end package body 〈packageId〉;
procedure 〈procId〉 (〈paraList〉) is
...
begin
...
end procedure 〈procId〉;
〈pLabel〉: process (〈sigList〉) is
...
begin
...
end process 〈pLabel〉;
71