VHDL Kompakt - CES

A. Syntaxbeschreibung
A.9 textio
Benutzung
use std.textio.all;
Deklarationen
type line is access string; Typen
type text is file of string;
file input : text open read_mode is "STD_INPUT"; Dateien
file output : text open write_mode is "STD_OUTPUT";
read (〈lineVar〉, 〈vhdlObj〉 [,〈status〉 ]);
readline (〈fileObj〉, 〈lineVar〉);
write (〈lineVar〉, 〈vhdlObj〉 [, right|left, 〈width〉 ]); |
write (〈lineVar〉, 〈realObj〉 [, right|left, 〈width〉, 〈digits〉 ]); |
write (〈lineVar〉, 〈timeObj〉 [, right|left, 〈width〉, 〈unit〉 ]);
writeline (〈fileObj〉, 〈lineVar〉);
endfile (〈fileObj〉) : boolean
A.10 std logic textio
Benutzung
library ieee;
use std.textio.all;
use ieee.std_logic_1164.all;
use ieee.std_logic_textio.all;
Deklarationen
read (〈lineVar〉, 〈vhdlObj〉 [,〈status〉 ]); bin.
hread (〈lineVar〉, 〈vhdlObj〉 [,〈status〉 ]); hex.
oread (〈lineVar〉, 〈vhdlObj〉 [,〈status〉 ]); oct.
write (〈lineVar〉, 〈vhdlObj〉 [, right|left, 〈width〉 ]);
hwrite (〈lineVar〉, 〈vhdlObj〉 [, right|left, 〈width〉 ]);
owrite (〈lineVar〉, 〈vhdlObj〉 [, right|left, 〈width〉 ]);
112