VHDL Kompakt - CES

INHALTSVERZEICHNIS
9 Bibliotheken und Packages 62
9.1 Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
9.2 VHDL-Einheiten, Dateien und Bibliotheken . . . . . . . . . . . . . . . . . . . . 64
A Syntaxbeschreibung 66
A.1 Übersicht . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
A.2 Bibliothekseinheiten . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
A.3 Deklarationen / Spezifikationen . . . . . . . . . . . . . . . . . . . . . . . . . . 73
A.4 sequenzielle Anweisungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
A.5 konkurrente Anweisungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
A.6 Sprachstandard . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
A.7 std logic 1164 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
A.8 numeric std / numeric bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
A.9 textio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
A.10 std logic textio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
A.11 Attribute . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
A.12 reservierte Bezeichner . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
ii
Literaturverzeichnis 115
Index 118