VHDL Kompakt - CES

A. Syntaxbeschreibung
〈case statement〉
[ 〈label〉:] case 〈expression〉 is
{when 〈choices〉 => 〈sequential statements〉}
end case [ 〈label〉 ];
〈choices〉 ::= 〈value〉 | genau ein Wert
〈value〉 {| 〈value〉} | Aufzählung
〈value〉 to 〈value〉 | Bereich
others alle übrigen
entity 〈entityId〉 is
...
begin
...
end entity 〈entityId〉;
package 〈packageId〉 is
...
end package 〈packageId〉;
configuration 〈configId〉 of 〈entityId〉 is
...
end configuration 〈configId〉;
〈bLabel〉: block (〈sigList〉) is
...
begin
...
end block 〈bLabel〉;
94
architecture 〈archId〉 of 〈entityId〉 is
...
begin
...
end architecture 〈archId〉;
package body 〈packageId〉 is
...
end package body 〈packageId〉;
procedure 〈procId〉 (〈paraList〉) is
...
begin
〈case statement〉
end procedure 〈procId〉;
〈pLabel〉: process (〈sigList〉) is
...
begin
〈case statement〉
end process 〈pLabel〉;