VHDL Kompakt - CES

8. Strukturbeschreibungen
Konfigurationen erlauben weiterhin eine neu-Abbildung der Anschlüsse der Komponenten
(component ...) zu denen des zugrundeliegenden Entwurfs (entity ...). Meist sind
Komponenten- und Entity-Deklaration identisch, aber in einigen Fällen sind Umbenennungen
oder Umordnungen notwendig.
• Beispielsweise kann mit generischen Zellbibliotheken gearbeitet werden, die dann durch
Konfigurationen auf Zielbibliotheken verschiedener Hersteller abgebildet werden.
• Außerdem können Elemente des Entwurfs, durch Spezialisierung anderer, ähnlicher Teile
ersetzt werden.
In dem Beispiel wird der Inverter in COMPARE (vergl. Seite 7) an einen geeignet beschaltetes
Nand-Gatter gebunden.
Beispiel
configuration NANDY of COMPARE is
for ARCH_STRUCT
for all: INV use entity work.NAND2(NO_DELAY)
port map (A => X, B => X, C => Z);
end for;
end for;
end configuration NANDY;
8.1.3 Parametrisierung von Entities durch generische Werte
Während VHDL-Entwürfe über Signale an den Ein- und Ausgängen im Sinne einer Struktur
in der Umgebung eingebunden werden, kann deren Verhalten über generische Werte
verändert werden. In den zugehörigen Architekturen und in der (den Generics folgenden)
Port-Deklaration der Entity können die Werte als Konstanten benutzt werden. Typische Beispiele
dazu sind Wortbreiten, Zähler(end)stände oder Verzögerungszeiten.
Beispiel
entity ADDER is
generic ( BIT_WIDTH : integer range 2 to 64 := 16);
port ( A, B : in signed(BIT_WIDTH-1 downto 0);
SUM : out signed(BIT_WIDTH downto 0));
end entity ADDER;
...
entity NAND2 is
generic ( DEL : time := 185 ps);
port ( A, B : in bit;
C : out bit);
end entity NAND2;
architecture GEN_DELAY of NAND2 is erste architecture
begin
C