VHDL Kompakt - CES

2. Datentypen
Alias Deklarationen Zu Typen, Unterprogrammen oder Objekten können Alias-Namen vergeben
werden. Teilstrukturen komplexer Typen können so direkt über Namen referenziert
werden.
Syntax
alias 〈aliasId〉 : 〈typeId〉 is 〈aliasObj〉;
In dem Beispiel wird der Record-Typ TWO_DIGIT (s.o.) mit Hilfe von alias Anweisungen
nachgebildet.
Beispiel
signal ACNT: bit_vector(1 to 9); vergl. voriges Beispiel
alias SIGN: bit is ACNT(1);
alias MSD : bit_vector(1 to 4) is ACNT(2 to 5);
alias LSD : bit_vector(1 to 4) is ACNT(6 to 9);
...
SIGN := ’1’; Benutzung
MSD := "1001";
LSD := MSD;
— identische Zuweisung —
ACNT := "110011001";
2.4 Attribute
Symbolische Attribute in VHDL erlauben allgemeineren Code zu schreiben, da Konstanten
oder Literale nicht an mehreren Stellen stehen müssen, sondern über Attributierungsmechanismen
zum Zeitpunkt der Übersetzung ermittelt werden.
Es können zwar auch eigene Attribute deklariert und spezifiziert werden, da die Auswertung
aber durch die VHDL-verarbeitenden Programme erfolgt, werden im folgenden
nur die im Standard vordefinierten Attribute vorgestellt.
Dimensionierung Die Attribute ermitteln für Array- und Aufzählungstypen, beziehungsweise
Variablen und Signale dieser Typen, Bereichsgrenzen und Längen. Bei mehrdimensionalen
Arrays wird die Ordnungsnummer des Index mit angegeben.
20
Syntax
Bereichsgrenzen
〈type/obj〉’left [(〈n〉)] : 〈index〉 -linke Grenze (〈n〉)
〈type/obj〉’right [(〈n〉)] : 〈index〉 -rechte Grenze (〈n〉)
〈type/obj〉’high [(〈n〉)] : 〈index〉 -obere Grenze (〈n〉)
〈type/obj〉’low [(〈n〉)] : 〈index〉 -untere Grenze (〈n〉)
Array- und Typdefinition
〈type/obj〉’length[(〈n〉)] : 〈integer〉 -Anzahl der Elemente (〈n〉)
〈type/obj〉’ascending[(〈n〉)] : 〈boolean〉 -aufsteigender Index (〈n〉)
Bereiche
〈type/obj〉’range [(〈n〉)] : 〈range〉 -Indexbereich (〈n〉) to|downto
〈type/obj〉’reverse_range[(〈n〉)] : 〈range〉 -Indexbereich (〈n〉) downto|to