VHDL Kompakt - CES

A.4 sequenzielle Anweisungen
〈loop statement〉
[ 〈label〉:] while 〈expression〉 loop | boole’sche Bedingung
for 〈rangeVar〉 in 〈range〉 loop | Schleifenvariable, Wertebereich
loop beliebig oft
〈sequential statements〉
end loop [ 〈label〉 ];
entity 〈entityId〉 is
...
begin
...
end entity 〈entityId〉;
package 〈packageId〉 is
...
end package 〈packageId〉;
configuration 〈configId〉 of 〈entityId〉 is
...
end configuration 〈configId〉;
〈bLabel〉: block (〈sigList〉) is
...
begin
...
end block 〈bLabel〉;
architecture 〈archId〉 of 〈entityId〉 is
...
begin
...
end architecture 〈archId〉;
package body 〈packageId〉 is
...
end package body 〈packageId〉;
procedure 〈procId〉 (〈paraList〉) is
...
begin
〈loop statement〉
end procedure 〈procId〉;
〈pLabel〉: process (〈sigList〉) is
...
begin
〈loop statement〉
end process 〈pLabel〉;
95