PDF-Ausgabe herunterladen (36.7 MB) - elektronikJOURNAL

Nachdem die Leistungselektronik
heutzutage den höchsten Wirkungsgrad
anstrebt, verschieben
viele Entwicklungen die Schaltübergangszeiten
auf einen niedrigeren Wert:
Hemal Shah, Director of Strategic Marketing & Applications
Engineering, IR in El Segundo, Kalifornien.
so ausgelegt, dass es minimale induktive Elemente in die Hochstromschleife
einführt. Die mit dem Board-Design erzielte Gesamtschleifeninduktivität
beträgt laut Messung 37 Nanohenry.
Darin sind die parasitären Zuleitungs- und Bonddraht-Induktivitäten
beider D2-Pak-FETs sowie der koaxiale Strommesswiderstand
(Shunt) von 10 Milliohm enthalten, ebenso wie das PCB-
Layout und der DC-Bus selbst, nämlich die vollständige Stromschleife
mit Ausnahme der externen Spule. Dieser Wert wird experimentell
veri� ziert, indem man beide FETs einschaltet und die
Stromanstiegsgeschwindigkeit beobachtet. „Bei einer Busspannung
von 100 Volt konnten wir eine lineare Stromrampe von 150
Ampere in 55 Nanosekunden über dem koaxialen Shunt messen“,
erklärt Hemal Shah. „Das entspricht 2,73 Ampere pro Nanosekunde,
woraus wir über die Formel V = L di/dt berechneten, dass die
Induktivität 37 Nanohenry betrug.“ Der Wert stimmt mit einem
LT-Spice-Modell des Testers überein, was unter Verwendung der
beiden gemessenen und geschätzten Parameter entwickelt wurde.
„Das beweist die Übereinstimmung der Stromanstiegsgeschwindigkeit
mit unserer Messung, wenn die Gesamtschleifeninduktivität
37 Nanohenry beträgt“, betont Hemal Shah.
Des Weiteren spielt die Gate-Ansteuerung eine wichtige Rolle.
Eine schnelle Gate-Ansteuerung mit niedriger Impedanz ist entscheidend
für den Erhalt von Doppelimpulsmessungen. Diese sollten
nicht dadurch verzerrt sein, dass der Schalt-FET langsam arbeitet
und dadurch eine erhebliche Zeit im Übergangszustand
verbringt. Bei dem eingesetzten Gate-Treiber handelt es sich um
eine diskrete Entwicklung. Dieser steuert bei 10 bis 90 Prozent der
Anstiegs- und Abfallzeiten, die unter15 Nanosekunden liegen, die
in dieser Untersuchung verwendete höchste Gate-Kapazität an. Sowohl
der Einschalt- als auch der Abschalt-RG wurden auf 2 Ohm
eingestellt – ohne internen FET-RG. Die Schaltgeschwindigkeit im
Doppelimpulstest pro� tiert von einer etwas niedrigeren e� ektiven
C ISS sowie dem Fehlen eines Miller-E� ekts während der Einschalt-
� anke des Schalt-FETs. Das resultiert daraus, dass der zu testende
Baustein (DUT, Device-Under-Test) während des Einschaltvor-
Auf einen Blick
Leistungsbauteile Leistungsbauteile und Power-
und Powermodule module
gangs des Schalters noch leitet. Dadurch verändert sich die V DS des
geschalteten FETs wenig. Es tritt praktisch kein Miller-Kapazitätsplateau
auf, das die Anstiegszeit der Gate-Spannung verlangsamt.
Der Abfall der Drain-Spannung erfolgt erst nachdem das Gate den
vollen Wert erreicht hat – wenn die Body-Diode des DUT sich
schließlich voll erholt hat. Außerdem be� ndet sich die nichtlineare
Sperrschichtkapazität auf ihrem niedrigsten Wert, weil die V DS
während des gesamten Einschaltvorgangs bei nahezu 80 Prozent
des BV (DSS) liegt. Dadurch ist die C ISS niedriger als zum Zeitpunkt,
wenn die Drain nicht e� ektiv an den Bus geklemmt ist.
Die Bausteine testen
Wie lief der Versuch ab? Die Doppelimpulstests fanden bei 25
Grad Celsius statt. Das DUT und der untere geschaltete FET sind
gleichartige Typen, wie sie in einer Halbbrückenschaltung zum
Einsatz kommen. Die Busspannung wurde auf 80 Prozent der als
Nennwert angegebenen VBR (DSS) für jeden Baustein eingestellt. Die
Gate-Ansteuerspannung betrug 15 Volt und die Länge des ersten
Impulses wurde so geregelt, dass sie den gewünschten Teststrom I F
zu dem Zeitpunkt erreichte, an dem der Sperrerholungs-Impuls
angelegt wurde. Der maximale Diodenstrom wurde auf ≤ISM begrenzt.
Beim Einschalten des Schalt-FETs für Impuls 2 ließen sich
der resultierenden Reverse-Recovery-Strom und die Spannung des
DUT auf dem Oszilloskop erfassen. Die Dauer des Impulses 2 beträgt
500 Nanosekunden, um eine Beschädigung der Testschaltung
bei einem Ausfall zu vermeiden. So lässt sich der schaltende FET
auch dann abstellen, wenn das DUT ausfällt. „Zudem würde der
Ausfall unserer Erfahrung nach innerhalb von weniger als 100 Nanosekunden
des Spitzen-IRR erfolgen“, erklärt Hemal Shah. Das
stimmt mit den Ergebnissen von Blackburn überein.
Auf die Reverse-Recovery-Performance
achten
In der Leistungselektronik wird um jedes Quäntchen, sprich Prozent,
Wirkungsgrad gekämpft. Dabei spielt die für die Applikation optimale
Technologie die entscheidende Rolle. IR diskutiert die Frage, ob
Trench-FET oder planarer Baustein. Durch seine gute Reverse-Recovery-Performance
überzeugt der Trench-FET und eignet sich so auch
für schnellschaltende Anwendungen.
infoDIREKT www.all-electronics.de 116ejl0211
SO LÄSST SICH DIE USB-ANBINDUNG VON
EMBEDDED-SYSTEMEN VEREINFACHEN
Die neuen USB-Bridge-ICs CP21xx von Silicon Labs erübrigen komplexe Software
und Treiber-Kompatibilitätsprobleme, bieten eine kosteneffiziente, platzsparende
und sofort einsetzbare Lösung zur USB- und Human-Interface-Device-(HID-)
USB-Anbindung von Anwendungen wie persönlichen medizintechnischen Geräten,
Mobiltelefonen und schnurlosen Telefonen, Smart-Card- und Flash-Card-
Lesegeräten, PDAs, MP3-Playern, Barcode-Lesegeräten, Wireless-Modems und
Steuerungen in der Industrie.
So einfach kann es sein, ein Embedded-System um USB zu erweitern:
Download des Whitepapers „USB Simplified“.
www.silabs.com/usb
www.elektronikjournal.com elektronikJOURNAL 02 / 2011 23
©2011 Silicon Laboratories Inc. Alle Rechte vorbehalten.