SERWIS ELEKTRONIKI

RAIN
GAIN
BAIN
HSYNC
COAST
CLAMP
FILT
SCL
SDA
A0
CLAMP
CLAMP
CLAMP
SYNC
PROCESSING
AND CLOCK
GENERATION
SERIAL REGISTER
AND
POWER MANACEMENT
Na wyjœciach uk³adu VPC3230-C5 uzyskiwane s¹ sygna³y:
a) dla uk³adu MUX:
3230C(0-7) - port C0÷C7 - n.50÷47, 44÷41,
3230Y(0-7) - port Y0÷Y7 - n.40÷37, 34÷31,
b) dla uk³adu DPTV-3D (IC200):
3230_FD - n.53,
3230_HS - n.56,
3230_VS - n.57,
3230_CLK - n.28,
c) dla uk³adu SDA5550M (IC601):
TTX_H - n.55,
TTX_V - n.58.
Rdzeñ uk³adu VPC3230-C5 jest zasilany napiêciem +3.3VBD
(n.10, 29, 36, 45) a porty zewnêtrzne zasilane s¹ napiêciem +5V
(n.59, 69). Sygna³ resetu doprowadzono do n.15. Uk³ad jest sterowany
szyn¹ I 2 C: SDA1 - n.14, SCL1 - n.13.
• Uk³ad AD9883AS (IC350), pokazany na rys.6, jest 3kana³owym
przetwornikiem analogowo-cyfrowym sygna³ów
RGB, procesorem sygna³ów synchronizacji i wyposa¿ony jest
w uk³ad zabezpieczenia przed kopiowaniem na DVD.
Na wejœcia uk³adu podawane s¹:
a) sygna³y analogowe z gniazda DVI:
PC_B/COMP_PB - n.43,
PC_G/COMP_Y - n.48,
PC_R/COMP_PR - n.54,
b) sygna³y synchronizacji z mikroprocesora ICA1:
Hsync_9883 - n.30,
Vsync_9883 - n.31.
Na wyjœciach uk³ady wystêpuj¹ nastêpuj¹ce sygna³y:
a) dla uk³adu mikroprocesora ICA1:
Csync_DTV - n.65,
b) dla uk³adu MUX:
9883B(0:7) - port BLUE0÷7 - n.19÷12,
9883G(0:7) - port GREEN0÷7 - n.10÷2,
9883R(0:7) - port RED0÷7 - n.77÷70,
9883_CLK_OUT - n.67,
9883_HS_OUT - n.66,
9883_VS_OUT - n.64,
Uk³ad sterowany jest szyn¹ I 2 C: SDA3 - n.57, SCL3 - n.56.
A/D
A/D
A/D
8
8
8
REF
AD9883AS
ROUTA
GOUTA
BOUTA
MIDSCV
DTACK
HSOUT
VSOUT
SOGOUT
REF
BYPASS
Rys. 6. Schemat blokowy uk³adu AD9883AS.
RX0
RX1
RX2
RXC
Telewizor LCD LW22A13WX firmy Samsung
2
2
2
2
SIL169
PanelLink
Receiver
E2PROM
HDCP
Kezs
SCDT PD PDO I2C
EXT_RES
HDCP
Cipher
DE
HSznc
VSznc
Formatter
Digital
Interface
Rys. 7. Schemat blokowy układu SIL169.
SERWIS ELEKTRONIKI 3/2007 59
ODCK
RSET
Parallel
Data
• Uk³ad interfejsu DVI - SIL161B lub SIL169 (ICP01) -
rys.7. W telewizorze LW22A13WX zastosowano gniazdo interfejsu
cyfrowo-analogowego DVI-I (Digital Visual Interface)
pokazane na rys. 8 i o kontaktach opisanych w tabeli 1.
Protokó³ „PanelLink” transmisji danych z komputera do monitora
zastosowany w interfejsie DVI oraz uk³ady SIL161B i
SIL169 zosta³y opracowane przez firmê Silicon Image. Pokazany
na rys.7 uk³ad SIL169 wyposa¿ony jest w uk³ad zabezpieczenia
przed kopiowaniem sygna³ów wideo o du¿ej rozdzielczoœci
HDCP (High-bandwidth Digital Content Protection).
W systemie HDCP sygna³ opuszczaj¹cy kartê graficzn¹
komputera jest szyfrowany zgodnie z HDCP i jego odtworzenie
jest mo¿liwe przez monitor wyposa¿ony w interfejs DVI z
uk³adem deszyfruj¹cym HDCP.
Do wejœæ uk³adu interfejsu DVI SIL161B (ICP01) dochodz¹
sygna³y:
RX0 - n.90, 91,
RX1 - n.85, 86,
RX2 - n.80, 81,
RXC - n.93, 94,
Z wyjœæ uk³adu interfejsu DVI dla uk³adu MUX wyprowadzono
sygna³y:
POB(0:7) - port QE0÷7 - n.10÷17,
POG(0:7) - port QE8÷15 - n.20÷27,
POR(0:7) - port QE16÷23 - n.30÷37,
DVI_CLK - n.44,
DVI _HS - n.47,
DVI _VS - n.48,
Wejœcia sygna³ów z mikroprocesora ICA1(MCU):
RESET_DVI - n.1,
EXT_DATA - n.3,
EXT_CLK - n.100,
Wyjœcie sygna³u do mikroprocesora ICA1(MCU):
IDENT_DVI - n.8, 9.
• Uk³ad MUX sk³ada siê z trzech 16 ÷ 32 bitowych multiplekserów/demultiplekserów
magistrali ICP18, ICP19 i IC001
- FST16233MTDX.
Uk³ad ICP18 prze³¹cza sygna³y R(0:7) i B(0:7) z uk³adów
AD9883AS (IC350) i uk³adu interfejsu DVI (ICP01).
Uk³ad ICP19 prze³¹cza sygna³y G(0:7), CLK, HS i VS z
uk³adów AD9883AS (IC350) i uk³adu interfejsu DVI (ICP01).
Uk³ad IC001 prze³¹cza sygna³y C(0:7) i Y(0:7) z uk³adu
VPC3230-C5 (IC010) oraz sygna³y R i B z uk³adu ICP18.