SERWIS ELEKTRONIKI

Uk³ad p.cz.
wizji i fonii
DRX396xA
Procesor fonii
MSP34x5G
Procesor wizji
VSP94x7B
Procesor wyœwietlania
i odchylania
DDP3315C
Procesor sterowania,
OSD i TXT
SDA55xx
Procesor sterowania,
p.cz., wizji, fonii,
teletekstu
VCT 49xyl
Rys.2. Schemat funkcjonalny uk³adu VCT 49xyl.
zu za pomoc¹ tradycyjnego kineskopu CRT albo panelu LCD
lub plazmowych. Rodzina uk³adów VCT 49xyl bazuje na funkcjonalnych
blokach dtosowanych w istniej¹cych i produkowanych
uk³adach scalonych takich, jak DRX396xA, MSP34x5G,
VSP94x7B, DDP3315C i SDA55xx, jak pokazano to w uproszczony
sposób na rysunku 2.
Ka¿dy uk³ad tej rodziny zawiera ca³kowity tor p.cz., fonii,
IFN+
IFN-
CVBS in
YCrCb in
RGBC in
CVBS out
P.cz.
Front-end
Sygna³ wizji
Front-end
Slicer
Pamiêæ ROM
znaków 24kB
Pamiêæ XRAM
20kB
TAGC
SIF
Procesor p.cz.
Front-end
Procesor p.cz.
Front-end
Bus
Arbiter
Pamiêæ ROM
prog. 256kB
Demodulator
fonii
OTVC Grundig chassis K1
wideo, wyœwietlania odchylania dla sygna³u formatu 4:3 i 16:9,
50/60Hz mono i stereo. Wbudowany mikrokontroler jest wzbogacony
o du¿ej mocy generator OSD zintegrowany z teletekstem
i akwizycj¹ tytu³ów (Closed Caption).
Uk³ad VCT 49xyl oferuje bogate mo¿liwoœci, które obejmuj¹
praktycznie wszystkie aktualnie funkcje stosowane w odbiornikach
telewizyjnych 50/60Hz. Uk³ady te charakteryzuj¹
siê nastêpuj¹cymi w³aœciwoœciami:
• submikronowa technologia CMOS,
• niski pobór mocy w trybie standby,
• jeden rezonator kwarcowy o czêstotliwoœci 20.25MHz,
• 8-bitowa instrukcja kompatybilna z procesorem 8051,
• jednoczipowa pamiêæ programu ROM do 512kB,
• akwizycja teletekstu w standardzie zgodnym z WST
(World System Teletext), sygna³ów startowych rozpoczynania
siê i koñczenia okreœlonego programu VPS/PDC oraz
WSS (Wide Screen Signalling – sygnalizacja obrazu szerokoekranowego)
automatyczny wybór formatu obrazu,
• akwizycja tytu³ów w formacie CC (Closed Caption) i sygna³ów
V-chip (V-chip to uk³ad pozwalaj¹cy rodzicom na
blokowanie emisji programów, na przyk³ad takich których
nie powinny ogl¹daæ dzieci),
• pamiêæ do 10 stron teletekstu, która mo¿e byæ zwiêkszona
do 1000 stron za pomoc¹ zewnêtrznej pamiêci SRAM,
• multistandardowa obróbka sygna³ów p.cz. QSS (Quasi
Split Sound) z pojedynczym filtrem z fal¹ powierzchniow¹
bez koniecznoœci regulacji,
Procesor
dŸwiêku
Filtr
Dekoder
grzebieniowy koloru Procesor
wyœwietlania
i odchylania
Interfejs sygna³ów
Generator
OSD
CPU
8051
Interfejs
pamiêci
ADB, DB, PSENQ,
PSWEQ, WRQ, RDQ
I2C Master/
slave
Timer
CRT
PWM
ADC
UART
Watchdog
RTC
Porty
we/wy
Pxy
Rys.3. Schemat blokowy procesora VCT 49xyl.
AIN
AOUT
SPEAKER
Tor wizji
Back-end
Logika
Reset i test
Generator
zegara
PROT
HOUT
HFLB
VERT
EW
SVM
RGB out
RGB in
SENSE
RSW
RESETQ
TEST
XTAL1
XTAL2
SERWIS ELEKTRONIKI 4/2007 51
I2C