SERWIS ELEKTRONIKI

Odczyt pamiêci DRAM (CE=0, OE=0)
RAS
CAS
WE
Adres
Dane
RAS
CAS
WE
Adres
Dane
Adres rzêdu
Zapis pamiêci DRAM (CE=0, OE=1)
j¹cego zbocza sygna³u RAS. W czasie zapisu sygna³ RAS przyjmuje
stan niski. Nastêpnie ustawiany jest sygna³ CAS i ³adowany
jest adres kolumny – równie¿ w czasie opadaj¹cego zbocza
sygna³u CAS. Gdy sygna³ WE przechodzi w stan niski –
równoczeœnie z opadaj¹cym zboczem sygna³u CAS, do pamiêci
dostarczane s¹ adres kolumny i dane. Pamiêæ DRAM wymaga
okreœlonego czasu wokó³ opadaj¹cego zbocza sygna³u CAS
dla dokonania prawid³owego zapisu. Adres mo¿e byæ usuniêty
przed narastaj¹cym zboczem sygna³u CAS.
Mo¿liwe jest dokonywanie jednoczesnego procesu zapisu
RAS
CAS
WE
OE
Adres
Dane
Adres rzêdu
Adres kolumny
Adres kolumny
Dane
Dane
Rys.11. Odczyt i zapis pamiêci DRAM
Adres rzêdu Adres kolumny
x
Dane do odczytu Dane do zapisu
Rys.12. Proces zapis-odczyt pamiêci DRAM
x
x
Rodzaje pamiêci stosowanych w sprzêcie elektronicznym
i odczytu pamiêci DRAM. Taki proces poprawia efektywnoœæ
systemu pamiêci. W procesie tym mikrokontroler odczytuje
stan pamiêci, wprowadza modyfikacjê danych i
zapisuje dane do pamiêci w tym samym procesie.
Na rysunku 12 przedstawiono proces zapis-odczyt pamiêci
DRAM.
Proces zapis-odczyt nie mo¿e zostaæ przerwany. Sygna³
CAS jest utrzymywany w stanie niskim przez okres, kiedy
mikrokontroler przetwarza dane z pamiêci przed ustawieniem
sygna³u WE w stan aktywny (niski) i zapisem przetworzonych
danych.
Pierwsze pamiêci DRAM by³y stosunkowo wolne ze
wzglêdu na technologiê wykonywania krzemu, oraz na fakt,
¿e pomiêdzy opadaj¹cym zboczem sygna³u RAS i opadaj¹cym
zboczem sygna³u CAS musia³ min¹æ okreœlony czas.
W procesie ewolucji DRAM zastosowano nowe jednostki
pamiêci nazywane FPM DRAM (Fast Page Mode DRAM),
które znacz¹co zwiêkszy³y szybkoœæ zapisu i odczytu danych.
W pamiêciach FPM DRAM przy jednym ustawieniu
adresu rzêdu mo¿na przeprowadziæ wiele procesów na kolumnach
pamiêci. W czasie odczytu lub zapisu ustawiany
jest sygna³ RAS, a nastêpnie w czasie ka¿dego opadaj¹cego
zbocza sygna³u CAS podawany jest adres nowej kolumny,
co powoduje zapis lub odczyt danych.
Na rysunku 13 przedstawiono procesy zapisu i odczytu
pamiêci FPM DRAM.
Pamiêci FPM DRAM by³y prekursorami nastêpnej generacji
pamiêci DRAM – EDO DRAM (Extended Data Out
DRAM). Pamiêci EDO DRAM nie blokuj¹ odczytu danych
po narastaj¹cym zboczu sygna³u CAS. Proces odczytu koñczy
siê dopiero po narastaj¹cym zboczu sygna³u RAS lub po
ustawieniu sygna³u OE na stan nieaktywny.
Sygna³y RAS i CAS pamiêci wszystkich rodzajów pamiêci
DRAM s¹ œciœle okreœlone dla danej pamiêci i wymagania
na te sygna³y musz¹ byæ spe³nione, aby transakcje zapisu i
odczytu przebiega³y poprawnie.
Uk³ad steruj¹cy pamiêci¹ DRAM musi zapewniæ wykonywanie
operacji odœwie¿ania z okreœlon¹ czêstotliwoœci¹. Nawet
je¿eli mikrokontroler wysy³a ¿¹danie odczytu danych, proces
odœwie¿enia ma wy¿szy priorytet i jest wykonywany jako
pierwszy.
Pamiêci DRAM maj¹ wiele zalet w stosunku
do pamiêci SRAM. U¿ywaj¹ multipleksowanej szyny
adresowej, co pozwala na zastosowanie tañszej
obudowy o mniejszej liczbie wyprowadzeñ i
uproszczenie p³ytki drukowanej. Wiêkszoœæ pamiêci
DRAM u¿ywa szyny danych wê¿szej ni¿ szyna
danych mikrokontrolera i tak np., gdy wiêkszoœæ
mikrokontrolerów stosowa³a szynê danych o szerokoœci
8 lub 16 bitów, wiêkszoœæ pamiêci DRAM
mia³a szynê 1-bitow¹. Gdy szyna danych mikrokontrolerów
wzros³a do 32 i 64 bitów, szyna danych
DRAM wzros³a do 4 i 8 bitów. Jest to przyczyna,
dla której pojedynczy modu³ pamiêci komputerowej
typu DRAM zawiera grupê 4, 8 lub wiêkszej
liczby pamiêci. W latach 80. osiem pamiêci
DRAM o pojemnoœci 64k × 1 tworzy³o tablicê pamiêci
64kB. Dzisiaj osiem pamiêci DRAM o pojemnoœci
32M × 8 tworzy tablicê pamiêci 256MB,
SERWIS ELEKTRONIKI 12/2007 31