SERWIS ELEKTRONIKI

Zasilacze lamp CCFL w uk³adach podœwietlania ekranów LCD
Funkcje uk³adu scalonego skojarzone z wyprowadzeniem
OUT
OUT to wyprowadzenie steruj¹ce bramk¹ tranzystora wykonawczego
przetwornicy buck. Obwód wejœciowy tranzystora
polowego stanowi jedynie dynamiczne obci¹¿enie (prze³adowanie
pojemnoœci bramki; impedancja statyczna jest b. wysoka),
przy wysokich czêstotliwoœciach kluczowania pr¹d wyjœcia
OUT (w obu kierunkach) jest nie bagatelny. Zastosowano
wiêc przeciwsobny bufor wykonany na komplementarnych
tranzystorach CMOS. Materia³y katalogowe dopuszczaj¹ zastosowanie
jako klucza zasilacza buck tranzystora bipolarnego,
driver „poradzi sobie”. Jednak sprawnoœæ uk³adu ucierpi.
W aplikacji omawianego uk³adu scalonego, kryteria ekonomiczne
nie s¹ tak istotne, jak np. w zasilaczach lamp HCFL.
Materia³y Ÿród³owe pokazuj¹ce aplikacje pozostaj¹ wiêc niemal
wy³¹cznie przy MOSFET-ach.
Analizuj¹c schemat blokowy struktury US UCC3972 (rysunek
5.2) nie nale¿y przeoczyæ, i¿ sam bufor CMOS stanowi
negacjê sygna³u. Stan logiczny wyjœcia OUT wyznaczony jest
stanem przerzutnika P2 ; zerowany sygna³em synchronizacji,
ustawiany sygna³em PWM. Wyjœcie OUT staje siê nieaktywne
(niezale¿nie od ustawienia przerzutnika P2) w trzech sytuacjach:
uk³ad UVLO (Under Voltage Lock Out) rozpozna zbyt
niskie napiêcie zasilania (poni¿ej 4V, z histerez¹ 0.2V), zostanie
wykryty stan awaryjny „Open Lamp” lub napiêcie wyprowadzenia
MODE jest w zakresie poni¿ej 1V.
Powiedziano ju¿, i¿ regulacja mocy przetwornicy odbywa
siê w oparciu o zasadê modulacji szerokoœci impulsów PWM.
Bezpoœrednio, funkcja ta realizowana jest w komparatorze C4.
Porównuje on przebieg pi³ozêbny generowany w sekcji oscylatora
(nie wymagany zewnêtrzny kondensator) z napiêciem
sta³ym wypracowanym przez wzmacniacz b³êdu. Logika
MODE SELECT kontroluje obwód sprzê¿enia zwrotnego miêdzy
wzmacniaczem b³êdu a modulatorem PWM. Wêze³ ten
(wyjœcia error amplifier-a i wejœcia PWM) wyprowadzony jest
na zewn¹trz jako COMP. Nazwa „nogi US” uzasadniona jest
celem tego wyprowadzenia, pod³¹czenie elementów kompensacji
czêstotliwoœciowej pêtli; w najprostszym przypadku, kondensator
zapêtlaj¹cy COMP i FB (feedback). Jego pojemnoœæ,
wraz z impedancj¹ zewnêtrzn¹ wejœcia FB wyznacza pulsacjê
dominuj¹cego bieguna charakterystyki pêtli.
Sygna³ (wyprowadzenie) MODE kontroluje pracê sterownika,
i niekoniecznie musi byæ wykorzystane zgodnie z podstawow¹
aplikacj¹, zak³adaj¹c¹ zewnêtrzny kondensator na tej
nó¿ce. Gdy napiêcie MODE jest w zakresie poni¿ej jednego
volta, praca sterownika jest zablokowana; na wyjœciu OUT wymuszony
jest stan niski, obwód detekcji „Open Lamp” jest nieaktywny,
wyjœcie wzmacniacza b³êdu jest w stanie wysokiej
impedancji. Gdy napiêcie MODE mieœci siê w przedziale 1÷3V
uaktywniaj¹ siê wszystkie obwody sterownika poza „Open
Lamp Detect”. Normalna praca ma miejsce gdy napiêcie MODE
jest wy¿sze od 3V. Mimo konstrukcji uk³adu prowadz¹cej do
minimalizacji iloœci wyprowadzeñ (to rzuca siê w oczy analizuj¹c
schemat ca³ego zasilacza) zaadaptowano dwie nó¿ki jako
napiêcie zasilania. V BAT, to napiêcie zasilania stopnia mocy przetwornicy.
Do US sterownika doprowadzone jest ono bardziej
w celach potencja³u odniesienia ani¿eli napiêcia zasilania (patrz
funkcje skojarzone z wyprowadzeniem BUCK). Obwody sterownika
zasilane s¹ z wyprowadzenia V DD (pobór pr¹du jedynie
1.5mA; wartoœæ „max”). To napiêcie zasilania ograniczo-
6 SERWIS ELEKTRONIKI 5/2007
ne jest do 18V; V BAT mo¿e siê mieœciæ w b. szerokim zakresie
4.5÷25V. Gdy ca³oœæ zasilacza wykorzystuje jedno Ÿród³o zasilania
(którego wartoœæ mo¿e przekraczaæ 18V), wymagany
jest zewnêtrzny rezystor i kondensator na wyprowadzeniu V DD
(patrz rys.5.1). UCC3972 ma jedno wyprowadzenie masy,
mimo i¿ „starszy brat” UC3872 rozdziela³ masê sygna³ow¹ i
obwodów mocy. To zapewne efekt ograniczenia do 4 (nie do
5) iloœci wyprowadzeñ uk³adu scalonego, i nie jest przes³ank¹
³agodz¹c¹ kryteria prowadzenia œcie¿ek mas obwodu drukowanego
PCB.
5.3. Opis budowy zasilacza
Bie¿¹cy punkt odwo³uje siê do rysunku 5.3 i stanowi opis
elementów zewnêtrznych przetwornicy (poza US sterownika).
Rysunek 5.3 pokazuje schemat blokowy, mimo to pe³ny
schemat (rys.5.1 zawiera niewiele wiêcej elementów). Po zapoznaniu
siê z budow¹ sterownika, warto zatrzymaæ siê nad
schematem blokowym ca³oœci inwertera. Rezonansowy stopieñ
push-pull wykonany jest jako „Converter Royer-a”. Obwód
rezonansowy jest symetryczny, usztywniony (na dodatnim
napiêciu zasilania) jest centralny odczep uzwojenia pierwotnego
transformatora. Oscylacje uk³adu zapewnia dodatnie
sprzê¿enie zwrotne realizowane przez uzwojenie dodatkowe
trafa. Pracê tranzystorów kluczuj¹cych w przeciwfazie
i z wype³nieniem 50% zapewnia symetria topologii uk³adu.
Rezystor R B wyznacza optymalny pr¹d baz tranzystorów kluczuj¹cych.
Stopieñ wyjœciowy jest taki sam jak w uk³adach opisanych
wczeœniej, dlatego w bie¿¹cym punkcie jego opis pominiemy.
Aktualne s¹ wszystkie zasady doboru pojemnoœci ballastu,
uzwojenia wtórnego trafa oraz elementów zamykaj¹cych pêtlê
ujemnego sprzê¿enia zwrotnego jak w dwu omówionych
ju¿ rodzinach inwerterów.
Na budowê stopnia kontroluj¹cego moc przetwornicy warto
zwróciæ uwagê, mimo pe³nej analogii z rozwi¹zaniami firmy
Linear Technology. Zasilacz typu buck o „odwróconej” topologii.
Brak kondensatora (na wyjœciu zasilacza) oznacza sterowanie
(stopnia rezonansowego) typu current fed. Wy¿ej powiedziano
ju¿, i¿ preferowana jest praca przetwornicy z ci¹g³¹
przewodnoœci¹ pr¹du w indukcyjnoœci. Mimo to, nale¿y siê
spodziewaæ, i¿ poni¿ej obci¹¿enia krytycznego (przyciemnienia
lampy) i/lub w warunkach górnej wartoœci napiêcia zasilania
(wejœciowego) uk³ad przejdzie do pracy z „przewodnoœci¹
nieci¹g³¹”. Maj¹c narzucon¹ czêstotliwoœæ kluczowania (synchroniczna
praca obu stopni inwertera) warunek ten staje siê
poza kontrol¹. Jedynym elementem istotnym w tym wzglêdzie
jest indukcyjnoœæ cewki L BUCK. Dioda D BUCK zwraca energiê
do Ÿród³a zasilania V BAT. Ciekawy jest przebieg napiêcia w
wêŸle V BUCK. Eksponuje go rysunek 5.3. Kszta³t dwupo³ówkowo
wyprostowanej sinusoidy zawdziêczamy sterowaniu pr¹dowemu
current fed. Polaryzacja „w dó³” wynika z sygnalizowanego
ju¿ odwrócenia topologii zasilania. Przebieg V BUCK jest
w istocie po³ow¹ napiêcia na obwodzie rezonansowym L RES-
C RES. Wêze³ V BUCK widzi zawsze t¹ po³owê która odpowiada
w³¹czonemu tranzystorowi (Q1 lub Q2). Przebieg V BUCK, jako
jeden z istotniejszych w zasilaczu jest „potrójnie” kontrolowany
przez sterownik; patrz punkt 5.2. Dodajmy, i¿ nic nie stoi
na przeszkodzie, aby amplituda (wartoϾ szczytowa) V BUCK
spad³a poni¿ej zera (masy) uk³adu (co na rys.5.3 zaznaczono
lini¹ przerywan¹).