SERWIS ELEKTRONIKI

Rodzaje pamiêci stosowanych w sprzêcie elektronicznym
Rodzaje pamiêci stosowanych w sprzêcie elektronicznym –
cz.2 – ost.
Andrzej Brzozowski
Pamiêci asynchroniczne SRAM
Asynchroniczne pamiêci SRAM to pamiêci ulotne stosowane
w ka¿dym sprzêcie komputerowym. Pamiêæ SRAM zawiera
tablicê przerzutników typu “latch”. Ka¿dy przerzutnik
przechowuje jeden stan logiczny: “0” lub “1”. Schemat przerzutnika
przedstawiono na rysunku 7.
Bit Bit
Rys.7. Schemat komórki pamiêci SRAM
Ka¿dy przerzutnik sk³ada siê z dwóch inwerterów po³¹czonych
w pêtlê. Na jednym wyprowadzeniu przerzutnika utrzymuje
siê stan logiczny ustawiony, na drugim wyprowadzeniu
stan zanegowany. Tranzystory umieszczone na wyprowadzeniach
przerzutnika pozwalaj¹ na zapis i odczyt stanów. Podczas
zapisu tranzystory s¹ w³¹czone i na wejœciach inwerterów wymuszane
s¹ stany logiczne z linii pionowych matrycy. Przy odczycie
tranzystory s¹ równie¿ w³¹czone, ale linie bitowe matrycy
s¹ odczytywane, a nie sterowane przez inwertery.
Standardowo komórka SRAM zbudowana jest z szeœciu
tranzystorów: po dwa tranzystory na ka¿dy inwerter i dwa tranzystory
przepuszczaj¹ce sygna³.
W latach 80. najczêœciej spotykanymi pamiêciami SRAM
by³y pamiêci 6264 i 62256 produkowane przez wielu producentów
i stosowane w aplikacjach, gdzie wymagana by³a pamiêæ
RAM z krótkim czasem dostêpu i ma³ym poborem mocy.
Rodzina pamiêci 62xxx jest oznaczana w zale¿noœci od
pojemnoœci podawanej w kilobitach.
Pamiêæ 6264 ma pojemnoœæ 8k × 8 = 65 536 bitów, pamiêæ
62256 ma pojemnoœæ 262 144 bity zorganizowane jako 32k ×
8. Pamiêci te by³y produkowane w technologii CMOS, nie by³y
sterowane sygna³em zegarowym i pobiera³y niewielk¹ moc.
CE
OE
WE
A[12:0]
DQ[7:0]
A1 A2 A1
A2
D1 D2 D1
D2
Rys.8. Sterowanie pamiêci SRAM
Wyprowadzenia pamiêci 62xxx s¹ identyczne jak wyprowadzenia
pamiêci EPROM rodziny 27xxx. Pozwala to na zamianê
pamiêci EPROM i SRAM poprzez ustawienie kilku
zworek prze³¹czaj¹cych sygna³y “program-enable” dla pamiêci
EPROM lub “write-enable” dla pamiêci SRAM. Podobnie
jak pamiêci EPROM lub Flash, pamiêæ SRAM jest sterowana
sygna³ami: “Address”, “Data”, “CE - chip select”, “OE - output
enable” i “WE - write enable”. Zale¿noœci czasowe przy
sterowaniu pamiêci SRAM przedstawiono na rysunku 8.
Zapis jest dokonywany, gdy wyprowadzenie WE jest w stanie
niskim. Od strony aplikacji konieczne jest zapewnienie stabilnych
bitów danych i adresu zanim wyprowadzenie WE zostanie
ustawione na stan niski i wyprowadzenie WE musi byæ
ustawione na stan wysoki, gdy bity adresu i danych s¹ stabilne,
aby zabezpieczyæ pamiêæ przed zapisem do niew³aœciwych
komórek. Szyna danych pamiêci SRAM jest dwukierunkowa
w czasie normalnej pracy pamiêci.
Gdy na wyprowadzenie OE podawany jest stan niski, komórki
pamiêci s¹ odczytywane.
Pamiêci SRAM maj¹ czas dostêpu od 10ns do 100ns. Czas
dostêpu mierzony jest jako opóŸnienie pomiêdzy stanem stabilnym
na szynie adresowej a stanem stabilnym na szynie danych.
W latach 80. w wielu komputerach pamiêci SRAM by³y
zasilane z baterii w czasie, gdy zasilanie komputera by³o wy-
³¹czone i przechowywa³y informacjê o konfiguracji komputera
(konfiguracja BIOS). Ze wzglêdu na niewielki pobór pr¹du
ma³a bateria mog³a zasilaæ pamiêæ przez kilka lat. Taki sposób
stosowania tych pamiêci zapewnia³ szybki i ³atwy od strony
realizacji zapis danych (nie by³o konieczne stosowanie specjalnych
algorytmów jak w przypadku pamiêci EPROM lub
Flash), oraz nieograniczon¹ liczbê zapisów do pamiêci. Wady
to: brak zabezpieczenia danych konfiguracyjnych i koniecznoϾ
stosowania baterii dla podtrzymania zawartoœci pamiêci.
Pamiêci SRAM s¹ stosowane jako zintegrowane w mikrokontrolerach
wewnêtrzne bloki pamiêci.
Pamiêci asynchroniczne DRAM
Pamiêci SRAM s¹ stosowane tam, gdzie
nie jest wymagana du¿a pojemnoœæ. Ka¿da
komórka takiej pamiêci sk³ada siê z szeœciu
tranzystorów i w przypadku pojemnoœci
rzêdu milionów lub bilionów bitów budowa
takiej pamiêci staje siê bardzo droga.
Pamiêci dynamiczne DRAM s¹ pamiêciami
ulotnymi i sk³adaj¹ siê z komórek, w
których elementem pamiêtaj¹cym jest kondensator.
Zastosowanie kondensatora jako
elementu pamiêtaj¹cego pozwala znacznie
obni¿yæ koszty pamiêci.
Na rysunku 9 przedstawiono schemat
komórki pamiêci DRAM.
SERWIS ELEKTRONIKI 12/2007 29