SERWIS ELEKTRONIKI
05.04.2013 • Views
Share Embed Flag

SERWIS ELEKTRONIKI

SERWIS ELEKTRONIKI

SERWIS ELEKTRONIKI

SHOW MORE
SHOW LESS
ePAPER READ
DOWNLOAD ePAPER
serwis.elektroniki.com.pl

Create successful ePaper yourself

Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.

START NOW

Opis chassis FM23AC, FM24AB i FM33AA firmy Philips<br />

Czêœæ<br />

analogowa<br />

AV1 CVBS<br />

AV2<br />

AV3<br />

Flex<br />

YC<br />

0375<br />

DVI-d<br />

HD<br />

VGA<br />

2<br />

VGA<br />

1<br />

RS<br />

232<br />

7225<br />

SAA7118<br />

Czêœæ<br />

cyfrowa<br />

7025<br />

Sync. 15.6kHz = 1fH<br />

decoder 31.2kHz = 2fH<br />

switch<br />

NVM<br />

DDC<br />

YPbPr<br />

RGB<br />

RGB<br />

NVM<br />

DDC<br />

NVM<br />

DDC<br />

RGB<br />

RGB<br />

7280<br />

De-int.<br />

TMDS<br />

7146, 7158<br />

Switch<br />

2fH<br />

Video+<br />

sync.<br />

switch<br />

2fH progressive<br />

H+V sync<br />

7170<br />

RGB<br />

TXD/RXD-PW<br />

TXD/RXD-OTC<br />

AD9887<br />

RGB<br />

dig<br />

ADC<br />

+<br />

TMDS<br />

decoder<br />

Rys.8. Schemat blokowy toru wideo.<br />

ra dla tego bloku po w³¹czeniu odbiornika mog³oby to powodowaæ<br />

niew³aœciwe odtwarzanie obrazu, dlatego nim<br />

zacznie on poprawn¹ pracê uk³ad EPLD wymusza reset<br />

dla LVDS,<br />

• mo¿liwoœæ zwiêkszenia kontrastu przez zwiêkszenie wzmocnienia<br />

sygna³u wideo o dwa razy. W przypadku pojawienia<br />

siê zak³óceñ nastêpuje redukcja tego wzmocnienia,<br />

• pomiar z du¿¹ dok³adnoœci¹ poziomów czerni i bieli.<br />

W bloku LVDS odbywa siê konwersja 28-bitowej informacji<br />

na 4 strumienie LVDS (Low Voltage Differential Signalling).<br />

Sygna³ zegara transmitowany jest równolegle jako pi¹ty<br />

strumieñ danych. W rezultacie blok LVDS transmituje do panelu<br />

wyœwietlacza sygna³ zegara o czêstotliwoœci 36MHz, 24<br />

bity danych RGB i 3 bity danych steruj¹cych.<br />

W celu eliminacji mo¿liwoœci pogorszenia siê jakoœci odtwarzanego<br />

obrazu spowodowanej starzeniem siê elementów,<br />

a zw³aszcza komórek wyœwietlacza wprowadzony zosta³ specjalny<br />

algorytm, który powoduje automatyczn¹ korektê niektórych<br />

parametrów. Procesem tym steruje koprocesor uk³adu<br />

Pixel Works (PW).<br />

Tor fonii<br />

Tor fonii znajduje siê na p³ytce SCAVIO, a g³ównym jego<br />

elementem jest procesor MSP3415G (7812). Na jego wejœcia<br />

sygna³y podawane s¹ z prze³¹cznika TEA6422, który z szeœciu<br />

wejœciowych sygna³ów na swoje wyjœcie dostarcza jeden<br />

z nich. Wybór sygna³u wyjœciowego dokonywany jest za poœrednictwem<br />

szyny I 2 C. W celu zsynchronizowania dŸwiêku z<br />

obrazem wprowadzono pewne opóŸnienie sygna³u fonii, które<br />

realizuje procesor 7812 oraz uk³ady 7880÷7882. Sterowanie<br />

czasem opóŸnienia odbywa siê po szynie I 2 S. Mo¿liwy jest<br />

wybór nastêpuj¹cych czasów opóŸnienia:<br />

18 <strong>SERWIS</strong> <strong>ELEKTRONIKI</strong> 2/2007<br />

YUV<br />

dig<br />

Memory<br />

PW164<br />

Pixelworks<br />

7605<br />

RGB<br />

dig<br />

EPLD<br />

I C BUS1<br />

2<br />

2<br />

I C BUS2<br />

7656<br />

RGB<br />

dig<br />

• 24ms – sygna³ I 2 S_DATA_IN1 (praca w<br />

trybie monitorowym),<br />

• 40ms - sygna³ I 2 S_DATA_IN2 (praca w<br />

konfiguracji TV),<br />

• brak opóŸnienia.<br />

W torze fonii nastêpuje wyciszenie<br />

(mute), które jest aktywne podczas: prze³¹czania<br />

funkcji odbiornika (monitor/TV),<br />

zmiany Ÿród³a sygna³u, utraty sygna³u synchronizacji<br />

lub wymuszenia przez u¿ytkownika.<br />

Z wyjœæ uk³adu MSP3415G sygna³ fonii<br />

podawany jest na filtry dolnoprzepustowe<br />

(63Hz÷1kHz) i górnoprzepustowe<br />

(3kHz÷20kHz). Filtr dolnoprzepustowy zrealizowano<br />

w oparciu o uk³ad 7238A i B, a<br />

w górnoprzepustowym zastosowano uk³ad<br />

7260A i B. Nastêpnie po wzmocnieniu we<br />

wzmacniaczu tranzystorowym klasy D sygna³<br />

ten steruje g³oœnikami.<br />

W torze fonii zastosowano uk³ad zabezpieczenia<br />

przed nadmiernym wzrostem temperatury<br />

spowodowanym zwarciem wyjœciowego<br />

tranzystora FET 7365-1. Uk³ad<br />

zabezpieczenia uaktywnia pr¹d p³yn¹cy<br />

przez tranzystory 7355 i 7340 oraz rezystor<br />

3355. Takie same zabezpieczenia przed<br />

wzrostem pr¹du zastosowano w pozosta³ych czêœciach wzmacniacza.<br />

Poniewa¿ wzmacniacz jest zasilany symetrycznie nie ma<br />

potrzeby stosowania kondensatora blokuj¹cego miêdzy wyjœciem<br />

wzmacniacza a g³oœnikami, ale konieczne staje siê zabezpieczenie<br />

g³oœników przed pojawieniem siê na nich napiêcia<br />

sta³ego. Na rysunku 9 przedstawiono taki uk³ad zabezpieczenia.<br />

Napiêcie z wyjœcia tranzystorów 7735 i 7745 w uk³adzie<br />

stabilizacji podawane jest na uk³ad zabezpieczenia przez<br />

rezystory 3765 oraz 3775 tworz¹c wirtualn¹ masê – punkt A.<br />

Natomiast przez rezystory: 3770, 3771, 3780 i 3781 podawane<br />

do punktu A s¹ napiêcia sta³e z wyjœæ wzmacniaczy. Je¿eli<br />

dojdzie do niew³aœciwych zmian napiêæ, w punkcie A pojawia<br />

siê ró¿nica napiêcia. Je¿eli odchy³ka napiêcia jest dodatnia przewodziæ<br />

zaczyna tranzystor 7751, a ujemne napiêcie w tym punkcie<br />

odblokowuje tranzystor 7761. W obu przypadkach powoduje<br />

to przewodzenie tranzystora 7735 i pojawienie siê stanu<br />

wysokiego na linii DC_PROT.<br />

Punkt<br />

A<br />

7670<br />

LVDS<br />

OUT_LH OUT_LL Vcc_10_POS<br />

3770<br />

3780<br />

PDP<br />

Do OTC (7383)<br />

3771<br />

3781<br />

OUT_RH OUT_RL<br />

2760<br />

3775<br />

3765<br />

Vcc_10_NEG<br />

+9V_STBY<br />

2753<br />

3750<br />

3760<br />

5753<br />

Dokoñczenie w nastêpnym numerze.<br />

3752<br />

3751<br />

7751 7761<br />

7755<br />

7735<br />

3754<br />

DC_PROT<br />

Rys.9. Uk³ad zabezpieczaj¹cy przed pojawieniem siê<br />

na zaciskach g³oœników napiêcia sta³ego.<br />

}

logo

products

Resources

Company

Terms of service
Privacy policy
Cookie policy
Cookie settings
Imprint
Change language
Made with love in Switzerland
© 2024 Yumpu.com all rights reserved

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!