22.12.2013 Aufrufe

Verbindungsnetzwerke für parallel und verteilte Systeme.pdf

Verbindungsnetzwerke für parallel und verteilte Systeme.pdf

Verbindungsnetzwerke für parallel und verteilte Systeme.pdf

MEHR ANZEIGEN
WENIGER ANZEIGEN

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.

5.5 Das Verbindungsnetzwerk der Fujitsu VPP<br />

500<br />

5.5.1 Leistungsdaten<br />

Die VPP 500, in der größten Ausbaustufe einer der schnellsten Rechner der<br />

Welt, ist ein System mit <strong>verteilte</strong>m gemeinsamen Speicher bestehend aus 7-222<br />

Vektor-Superrechnern [Miura93]. Jeder Vektor-Rechenknoten enthält als Skalareinheit<br />

einen RISC-Prozessor mit 300 MIPS Festkomma- <strong>und</strong> 200 MFLOPS<br />

Gleitkommarechenleistung sowie eine Vektoreinheit mit 1,6 GFLOPS Vektor-<br />

Rechenleistung. Die größte Maschine hat 44 GFLOPS Skalar- <strong>und</strong> 355<br />

GFLOPS Vektorleistung. Jeder Rechenknoten kann mit einem Speicher von<br />

maximal 256 MB ausgerüstet werden, so daß sich 55 GB an Gesamtspeicher ergeben.<br />

Zusätzlich steht ein externer Halbleiterspeicher von 32 GB zur Verfügung.<br />

Die Daten werden zwischen den Lokalspeichern über ein blockierungsfreies<br />

Verbindungsnetzwerk mit 400 MB/s pro Kanal bidirektional übertragen.<br />

Die bislang größte realisierte VPP 500 besteht aus 140 Vektor-Superrechnern<br />

<strong>und</strong> wird in Japan anstelle eines Windkanals eingesetzt (numerischer Windkanal).<br />

5.5.2 Aufbau<br />

Zentrales Element einer VPP 500 ist ein speziell ausgeführter Kreuzschienenverteiler,<br />

an den die Vektor-Rechenknoten (Processing Units) sowie zwei Steuerrechner<br />

(Control Processors) <strong>und</strong> ein Bedienrechner (Global System Processor)<br />

angeschlossen sind. Die summierte Sendebandbreite aller Vektor-<br />

Rechenknoten beträgt 89 GB/s, die vom Verbindungsnetz blockierungsfrei <strong>und</strong><br />

mit geringer Latenz transportiert werden können. Die verwendete Technologie<br />

ist BiCMOS <strong>und</strong> GaAs. Der Aufbau der VPP 500 ist in Bild 5.28 dargestellt.<br />

FDDI,<br />

HIPPI,<br />

Ethernet<br />

GSP<br />

SSU<br />

Platten=<br />

laufwerke<br />

CP<br />

CP<br />

224x224<br />

"Kreuzschienenverteiler"<br />

PE0 PE1 . . . PE221<br />

GSP = Global System Processor<br />

SSU = Secondary Storage Unit<br />

CP = Control Processor<br />

PE = Processing Element<br />

Bild 5.28: Aufbau der VPP 500 nach [Utsumi94].<br />

286

Hurra! Ihre Datei wurde hochgeladen und ist bereit für die Veröffentlichung.

Erfolgreich gespeichert!

Leider ist etwas schief gelaufen!