UM10211 - Standard ICs

NXP Semiconductors
UM10211
Chapter 32: Supplementary information
3 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 472
4 Register description . . . . . . . . . . . . . . . . . . . 473
4.1 Watchdog Mode Register (WDMOD -
0xE000 0000) . . . . . . . . . . . . . . . . . . . . . . . . 473
4.2 Watchdog Timer Constant Register (WDTC -
0xE000 0004) . . . . . . . . . . . . . . . . . . . . . . . . 474
Chapter 23: Pulse Width Modulator (PWM)
1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 477
2 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 477
3 Sample waveform with rules for single and
double edge control. . . . . . . . . . . . . . . . . . . . 480
3.1 Rules for Single Edge Controlled PWM Outputs .
481
3.2 Rules for Double Edge Controlled PWM Outputs.
481
4 Pin description. . . . . . . . . . . . . . . . . . . . . . . . 481
5 PWM base addresses . . . . . . . . . . . . . . . . . . 482
6 Register description . . . . . . . . . . . . . . . . . . . 482
Chapter 24: Analog-to-Digital Converter (ADC)
1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 491
2 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 491
3 Pin description. . . . . . . . . . . . . . . . . . . . . . . . 491
4 Register description . . . . . . . . . . . . . . . . . . . 492
4.1 A/D Control Register (AD0CR - 0xE003 4000). . .
492
4.2 A/D Global Data Register (AD0GDR -
0xE003 4004) . . . . . . . . . . . . . . . . . . . . . . . . 494
Chapter 25: Digital-to-Analog Converter (DAC)
4.3 Watchdog Feed Register (WDFEED -
0xE000 0008). . . . . . . . . . . . . . . . . . . . . . . . 474
4.4 Watchdog Timer Value Register (WDTV -
0xE000 000C) . . . . . . . . . . . . . . . . . . . . . . . 475
4.5 Watchdog Timer Clock Source Selection Register
(WDCLKSEL - 0xE000 0010) . . . . . . . . . . . 475
5 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . 476
6.1 PWM Interrupt Register (PWM1IR - 0xE001 8000)
483
6.2 PWM Timer Control Register (PWM1TCR -
0xE001 8004). . . . . . . . . . . . . . . . . . . . . . . . 484
6.3 PWM Count Control Register (PWM1CTCR -
0xE001 8070). . . . . . . . . . . . . . . . . . . . . . . . 484
6.4 PWM Match Control Register (PWM1MCR -
0xE001 8014). . . . . . . . . . . . . . . . . . . . . . . . 485
6.5 PWM Capture Control Register (PWM1CCR -
0xE001 8028). . . . . . . . . . . . . . . . . . . . . . . . 487
6.6 PWM Control Registers (PWM1PCR -
0xE001 804C) . . . . . . . . . . . . . . . . . . . . . . . 488
6.7 PWM Latch Enable Register (PWM1LER -
0xE001 8050). . . . . . . . . . . . . . . . . . . . . . . . 489
4.3 A/D Status Register (ADSTAT - 0xE003 4030) . .
494
4.4 A/D Interrupt Enable Register (ADINTEN -
0xE003 400C) . . . . . . . . . . . . . . . . . . . . . . . 495
4.5 A/D Data Registers (ADDR0 to ADDR7 -
0xE003 4010 to 0xE003 402C) . . . . . . . . . . 495
5 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 496
5.1 Hardware-triggered conversion . . . . . . . . . . 496
5.2 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . 496
5.3 Accuracy vs. Digital Receiver . . . . . . . . . . . 496
1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 497
2 Pin description. . . . . . . . . . . . . . . . . . . . . . . . 497
Chapter 26: Real Time Clock (RTC) and battery RAM
3 Register description (DACR - 0xE006 C000) 497
4 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 498
1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 499
2 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 499
3 Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . 500
4 Register description . . . . . . . . . . . . . . . . . . . 500
4.1 RTC interrupts . . . . . . . . . . . . . . . . . . . . . . . 501
4.2 Miscellaneous register group . . . . . . . . . . . . 502
4.2.1 Interrupt Location Register (ILR - 0xE002 4000) .
502
4.2.2 Clock Tick Counter Register (CTCR -
0xE002 4004). . . . . . . . . . . . . . . . . . . . . . . . 502
4.2.3 Clock Control Register (CCR - 0xE002 4008) 503
continued >>
UM10211_1
© NXP B.V. 2007. All rights reserved.
User manual Rev. 01 — 27 March 2007 610 of 613