Grundlagen der Digitaltechnik - Ing. H. Heuermann - FH Aachen

6.4 Datenübertragung 103
Auch ein D-Flip-Flop lässt sich mit der CML-Technologie einfach realisieren.
Das D-FF unterscheidet sich vom CML-EXOR-Gatter nur durch eine leicht andere Beschaltung
um die oberen 4 Transistoren und natürlich einer anderen PIN-Belegung.
Der im Bild6.10 dargestellte Zustand weist die gleichen Spannungspegel und den gleichen
Pfad wie das Bild6.9 auf.
Bild 6.10: CML-Flip-Flop: Transparentes D-Latch: Eingetragene Spannungen als Beispiel für
C = 0, D = 1 und Q = 0
Im Weiteren wird die zugehörige Wahrheitstabelle mit dem Speicherzustand Q −1 dargestellt.
C D Q
0 0 Q −1
0 1 Q −1
1 0 0
1 1 1
Tab. 6.7. Wahrheitstafel D-FF
6.4 Datenübertragung
Standard seit ca. 2005:
„Kein High/Low- Spannungswert!“
LVDS:
Low Voltage Differential Signaling
- Differentielle Signalübertragung