VHDL Kurzbeschreibung

Weitere Magazine

Empfehlungen

Info

2.3 AttributeSymbolische Attribute in <strong>VHDL</strong> erlauben allgemeineren Code zu schreiben, da Konstantenoder Literale nicht an mehreren Stellen stehen mussen, sondern uber Attributierungsmechanismenzum Zeitpunkt der Ubersetzung ermittelt werden.Dimensionierung : Die Attribute ermitteln fur Array- und Aufzahlungstypen, beziehungsweiseVariablen und Signale dieser Typen, Bereichsgrenzen und Langen. Beimehrdimensionalen Arrays wird die Ordnungsnummer des Index mit angegeben.Syntax:Bereichsgrenzen...'left[(n)] linke Grenze (Index n)...'right[(n)] rechte Grenze (Index n)...'high[(n)] Obergrenze (Index n)...'low[(n)] Untergrenze (Index n)Arraylangen...'length[(n)] Anzahl der Elemente (Index n)Bereiche...'range[(n)] Bereich ..to / downto.. (Index n)...'reverse range[(n)] Bereich ..downto / to.. (Index n)Beispiel:Bereichsgrenzentype T RAM DAT is array (0 to 511) of integer;variable RAM DAT: T RAM DAT;...for I in RAM DAT'low to RAM DAT'high loop...Bereichsgrenzen mehrdimensionalvariable MEM (0 to 15, 7 downto 0) of MEM DAT;...MEM'left(1) ist 0MEM'right(1) ist 15MEM'left(2) ist 7MEM'right(2) ist 0MEM'low(2) ist 0MEM'high(2) ist 7Arraylangentype BIT4 is array (0 to 3) of BIT;type BIT STRANGE is array (10 to 30) of BIT;...BIT4'length ist 4BIT STRANGE'length ist 2117
Bereichefunction VEC2INT (INVEC: bit vector) return integer is...beginfor I in INVEC'range loop...Ordnung : Die Attribute ermitteln fur Aufzahlungstypen Werte, Ordnungszahlen undubergeordnete Typen (bei Untertypen).Syntax:Wertermittlungtype'succ(value)type'pred(value)type'leftof(value)type'rightof(value)Ordnungtype'pos(value)type'val(position)ubergeordnete Typentype'baseWert nach valueWert vor valueWert links von valueWert rechts von valuePosition von valueWert von positionBasistyp zu subtype typeBeispiel:type COLOR is (RED, BLUE, GREEN, YELLOW, BROWN, BLACK);subtype TLCOL is COLOR range RED to GREEN;...COLOR'lowist REDCOLOR'succ(RED) ist BLUETLCOL'base'right ist BLACKCOLOR'base'left ist REDTLCOL'base'succ(GREEN) ist YELLOW18
Seite 1 und 2: VHDL KurzbeschreibungA. MaderUniver
Seite 3 und 4: 10.1.2 VHDL-Prozesse : : : : : : :
Seite 5 und 6: 1.2 Design-ParadigmenDer eigentlich
Seite 7 und 8: Syntax:entity entity name is[generi
Seite 9 und 10: DatenuBei dieser Beschreibung wird
Seite 11 und 12: Ublicherweise wird fur die Simulati
Seite 13 und 14: Integer : Zahlen sind moglichvon ,2
Seite 15 und 16: Nachfolgend werden einige Eigenscha
Seite 17 und 18: Es lassen sich auch Arrays von Arra
Seite 19: Zugristypen : Wie Zeiger in Program
Seite 23 und 24: Bei der Deklaration konnen die Wert
Seite 25 und 26: Da VHDL streng typisiert ist, musse
Seite 27 und 28: 5 Sequentielle BeschreibungenDie ze
Seite 29 und 30: Moglichkeiten fur choicesvalue => s
Seite 31 und 32: Wait : kontrolliert dynamisch die A
Seite 33 und 34: In dem folgenden Beispiel wird ein
Seite 35 und 36: Beispiel: function DECR (X: integer
Seite 37 und 38: 6 SignaleWahrend die VHDL-Elemente
Seite 39 und 40: Aktivierung der Zuweisung :Obwohl S
Seite 41 und 42: Untertyp mit Auosungsfunktionsubtyp
Seite 43 und 44: Beispiel: entity DFLOP is D-Type FF
Seite 45 und 46: Beispiel: process (A, B) sensitivit
Seite 47 und 48: | ist aquivalent zu|architecture ..
Seite 49 und 50: SETRESET---ABABU1! d CXXXXXXXX-! d
Seite 51 und 52: Beispiel:architecture S of COMPARE
Seite 53 und 54: Beispiel: configuration ONE of XR2
Seite 55 und 56: Generische Werte werden bei der Dek
Seite 57 und 58: 9 Libraries und PackagesEin package
Seite 59 und 60: Zusatzliche Libraries und Packages
Seite 61 und 62: { Schranken fur die Flache (area){
Seite 63 und 64: 10.1.1 Behandlung von Beschreibungs
Seite 65 und 66: 10.1.2 VHDL-ProzesseDas entscheiden
Seite 67 und 68: Variablen : Als Zwischenspeicher be
Seite 69 und 70: Latch mit asynchronem Setprocess (S
Seite 71 und 72:
nur einen Takt : die Benutzung mehr
Seite 73 und 74:
SYNCH: processProze fur synchrone E
Seite 75 und 76:
ASyntaxbeschreibungAnmerkung:Der An
Seite 77 und 78:
A.2 Bibliothekseinheitenentity decl
Seite 79 und 80:
package declarationpackage identier
Seite 81 und 82:
conguration declarationconfiguratio
Seite 83 und 84:
port declarationport (identier list
Seite 85 und 86:
subtype declarationsubtype identier
Seite 87 und 88:
constant declarationconstant identi
Seite 89 und 90:
le declarationfile identier : type
Seite 91 und 92:
subprogram declarationprocedure sub
Seite 93 und 94:
attribute declarationattribute iden
Seite 95 und 96:
A.4 Spezikationenattribute specicat
Seite 97 und 98:
disconnection specicationdisconnect
Seite 99 und 100:
use clauseuse selected name f, sele
Seite 101 und 102:
assertion statementassert condition
Seite 103 und 104:
variable assignment statementtarget
Seite 105 und 106:
if statementif condition thensequen
Seite 107 und 108:
loop statement[loop label:][while c
Seite 109 und 110:
exit statementexit [loop label][whe
Seite 111 und 112:
null statementnull;C CCCCCCCCCCCCCC
Seite 113 und 114:
process statement[label:] process [
Seite 115 und 116:
concurrent assertion statement[labe
Seite 117 und 118:
component instantiation statementla
Seite 119 und 120:
A.8 Vordenierte AttributeAttribut P
Seite 121 und 122:
A.9 Reservierte Bezeichnerabs eleme
Seite 123:
Index:=, 79, 80, 84, 85, 87, 100, 1
Alle anzeigen

VHDL Kurzbeschreibung

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?