VHDL Kurzbeschreibung

generischer Wert bei Instanziierungarchitecture S of COMPARE issignal I: bit;component XR2generic (M: time);port (X, Y: in bit; Z: out bit);end component;...beginU0: XR2 generic map (M => 1.5 ns)port map (A, B, I);...end S;generischer Wert bei component-Deklarationarchitecture S of COMPARE issignal I: bit;component XR2generic (M: time := 1.5 ns);port (X, Y: in bit; Z: out bit);end component;...beginU0: XR2 port map (A, B, I);...end S;generischer Wert bei component-Deklaration in extra packagepackage XYZ COMPONENTS iscomponent XR2generic (M: time := 1.5 ns);port (X, Y: in bit; Z: out bit);end component;...end XYZ COMPONENTS;generischer Wert in der configurationconfiguration LATE of COMPARE isfor Sfor U0: XR2 use entity WORK.XR2(GENERAL)generic map (M => 1.5 ns);end for;end for;end LATE;53