VHDL Kurzbeschreibung

10.1.2 VHDL-ProzesseDas entscheidende Kriterium, wie der VHDL-Code in Prozessen synthethisiert wird, bzw. obuberhaupt eine Synthese moglich ist, ist die Art der Zuweisungen an Variablen des Prozessesoder an die Signale, die den Proze mit seiner Umgebung in der architectureverbinden. Dabei wird unterschieden, ob bei der Abarbeitung eines Prozesses Zuweisungenimmer oder nur bedingungsabhangig wirksam werden. Im letzteren Fall werden speicherndeElemente (Register) erzeugt | inferred devices.1. Schaltnetze , keine impliziten RegisterSignale : Fur ein Signal wird nur sequentielle Logik synthetisiert, wenn dem Signal beijeder Prozeaktivierung Werte zugewiesen werden. Dementsprechend mussen folgendeBedingungen gelten: entweder ist die Signalzuweisung nicht bedingungsabhangigoder bei Verzweigungen im Programmlauf des Prozesses (if und case) ndet in allenFallen eine Zuweisung statt. Auerdem darf eine if-Anweisung keine Bedingungenthalten, die eine Taktanke impliziert.Beispiel:if-Anweisungsignal A, B, C, P1, P2, Z: bit;...P1: processbeginif (P1 = '1') thenZ