VHDL Kurzbeschreibung
VHDL Kurzbeschreibung
VHDL Kurzbeschreibung
WENIGER ANZEIGEN
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Durch generische Werte (generic) konnen Register beschreiben werden, die hinsichtlichder Bitbreite parametrisierbar sind.Beispiel: entity SREG N is n-bit Schieberegistergeneric (REG LEN: integer := 16);Langeport( CLK: in std logic;SER IN: in std logic;SER OUT: out std logic);end SREG N;architecture BEHAV of SREG N isbeginprocess (CLK)variable VALUE: std logic vector(REG LEN-1 downto 0);beginif (CLK = '1') and CLK'event thenVALUE := SER IN & VALUE(REG LEN-1 downto 1);SER OUT
Change language