VHDL Kurzbeschreibung

Weitere Magazine

Empfehlungen

Info

Typ und Untertyp : Zu einem entsprechenden Datentyp wird ein Untertyp (subtype)deklariert, der mit einer Auosungsfunktion verbunden ist.Syntax:subtype subtype name is resolution func name type name;Bei Signalzuweisungen auf ein Signal vom Typ subtype name wird implizit die mitdem Typ verbundene Funktion aufgerufen und berechnet den Wert des Signals.Analog zu dem subtype kann auch ein aufzulosendes Signal deklariert werden als:signal name : resolution func name type name;Auosungsfunktion : Die resolution function wird wie eine normale Funktion deklariertund hat folgende Eigenschaftenwie gewohnt gilt:{ Argumente haben den Modus input und werden als pass by value ubergeben.{ Die Funktion liefert einen Wert zuruck.bei Auosungsfunktionen gilt zusatzlich:{ Als Argument der Funktion wird ein Array variabler Lange mit Elementen typename ubergeben.{ Der Funktionswert ist vom ursprunglichen Typ: type name.{ Die Funktion ist mit einem subtype verbunden. Bei jeder Signalzuweisung aufdiesen Typ wird sie aufgerufen.In dem Beispiel wird eine Auosungsfunktion in Form eines wired-or auf einem 4-wertigenDatentyp beschrieben. Zwei Prozesse, die tristate-Treiber modellieren, benutzen ein gemeinsamesAusgangssignal.Beispiel:4-wertiger Typ und entsprechender Array-Typ fur Funktiontype BIT4 is ('X', '0', '1', 'Z');type BIT4 VECTOR is array (integer range ) of BIT4;Auosungsfunktionfunction WIRED OR (INP: BIT4 VECTOR) return BIT4 isvariable RESULT: BIT4 := '0';Ergebnis, Bus mit pull-downbeginfor I in INP'range loopfur alle Eingangeif INP(I) = '1' thenRESULT := '1';exit;'raus aus der Schleifeelsif INP(I) = 'X' thenRESULT := 'X';else null;INP(I) = 'Z' oder = '0'end if;end loop;return RESULT;end WIRED OR;37
Untertyp mit Auosungsfunktionsubtype RESOLVED BIT4 is WIRED OR BIT4;...architecture BEHAVE of TRISTATE issignal ASEL, BSEL: boolean;signal SIGA, SIGB: BIT4;signal SIGS: RESOLVED BIT4;beginSOURCE1: process (ASEL, SIGA)beginSIGS
Seite 1 und 2: VHDL KurzbeschreibungA. MaderUniver
Seite 3 und 4: 10.1.2 VHDL-Prozesse : : : : : : :
Seite 5 und 6: 1.2 Design-ParadigmenDer eigentlich
Seite 7 und 8: Syntax:entity entity name is[generi
Seite 9 und 10: DatenuBei dieser Beschreibung wird
Seite 11 und 12: Ublicherweise wird fur die Simulati
Seite 13 und 14: Integer : Zahlen sind moglichvon ,2
Seite 15 und 16: Nachfolgend werden einige Eigenscha
Seite 17 und 18: Es lassen sich auch Arrays von Arra
Seite 19 und 20: Zugristypen : Wie Zeiger in Program
Seite 21 und 22: Bereichefunction VEC2INT (INVEC: bi
Seite 23 und 24: Bei der Deklaration konnen die Wert
Seite 25 und 26: Da VHDL streng typisiert ist, musse
Seite 27 und 28: 5 Sequentielle BeschreibungenDie ze
Seite 29 und 30: Moglichkeiten fur choicesvalue => s
Seite 31 und 32: Wait : kontrolliert dynamisch die A
Seite 33 und 34: In dem folgenden Beispiel wird ein
Seite 35 und 36: Beispiel: function DECR (X: integer
Seite 37 und 38: 6 SignaleWahrend die VHDL-Elemente
Seite 39: Aktivierung der Zuweisung :Obwohl S
Seite 43 und 44: Beispiel: entity DFLOP is D-Type FF
Seite 45 und 46: Beispiel: process (A, B) sensitivit
Seite 47 und 48: | ist aquivalent zu|architecture ..
Seite 49 und 50: SETRESET---ABABU1! d CXXXXXXXX-! d
Seite 51 und 52: Beispiel:architecture S of COMPARE
Seite 53 und 54: Beispiel: configuration ONE of XR2
Seite 55 und 56: Generische Werte werden bei der Dek
Seite 57 und 58: 9 Libraries und PackagesEin package
Seite 59 und 60: Zusatzliche Libraries und Packages
Seite 61 und 62: { Schranken fur die Flache (area){
Seite 63 und 64: 10.1.1 Behandlung von Beschreibungs
Seite 65 und 66: 10.1.2 VHDL-ProzesseDas entscheiden
Seite 67 und 68: Variablen : Als Zwischenspeicher be
Seite 69 und 70: Latch mit asynchronem Setprocess (S
Seite 71 und 72: nur einen Takt : die Benutzung mehr
Seite 73 und 74: SYNCH: processProze fur synchrone E
Seite 75 und 76: ASyntaxbeschreibungAnmerkung:Der An
Seite 77 und 78: A.2 Bibliothekseinheitenentity decl
Seite 79 und 80: package declarationpackage identier
Seite 81 und 82: conguration declarationconfiguratio
Seite 83 und 84: port declarationport (identier list
Seite 85 und 86: subtype declarationsubtype identier
Seite 87 und 88: constant declarationconstant identi
Seite 89 und 90: le declarationfile identier : type
Seite 91 und 92:
subprogram declarationprocedure sub
Seite 93 und 94:
attribute declarationattribute iden
Seite 95 und 96:
A.4 Spezikationenattribute specicat
Seite 97 und 98:
disconnection specicationdisconnect
Seite 99 und 100:
use clauseuse selected name f, sele
Seite 101 und 102:
assertion statementassert condition
Seite 103 und 104:
variable assignment statementtarget
Seite 105 und 106:
if statementif condition thensequen
Seite 107 und 108:
loop statement[loop label:][while c
Seite 109 und 110:
exit statementexit [loop label][whe
Seite 111 und 112:
null statementnull;C CCCCCCCCCCCCCC
Seite 113 und 114:
process statement[label:] process [
Seite 115 und 116:
concurrent assertion statement[labe
Seite 117 und 118:
component instantiation statementla
Seite 119 und 120:
A.8 Vordenierte AttributeAttribut P
Seite 121 und 122:
A.9 Reservierte Bezeichnerabs eleme
Seite 123:
Index:=, 79, 80, 84, 85, 87, 100, 1
Alle anzeigen

VHDL Kurzbeschreibung

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?