VHDL Kurzbeschreibung

Moglichkeiten fur choicesvalue => sequential statementsvalue1 j value2 ... => sequential statementsvalue1 to value2 => sequential statementsothers => sequential statementsgenau ein WertAufzahlung von WertenWertebereichVoreinstellungFur expression mussen alle moglichen Werte aufgezahlt werden oder die Anweisungmu when others als letzte Auswahl enthalten.Beispiel: case BCD is Decoder: BCD zu 7-Segmentwhen "0000" => LED := "1111110";when "0001" => LED := "1100000";when "0010" => LED := "1011011";when "0011" => LED := "1110011";when "0100" => LED := "1100101";when "0101" => LED := "0110111";when "0110" => LED := "0111111";when "0111" => LED := "1100010";when "1000" => LED := "1111111";when "1001" => LED := "1110111";when others => LED := "-------"; don't care aus std logic 1164end case;Loop : Modellierung verschiedener Schleifen, entsprechend in Programmiersprachen; Wiederholungvon Elementen (z.B. entsprechend der bit-Breite) bei Hardwareumsetzung.Syntax: [loop label:] while condition loop j mit Abfrage[loop label:] for identier in value1 to value2 loop jmit Zahler[loop label:] loopbeliebig oft:::sequential statementsend loop [loop label];Die Laufvariable der for-Schleife mu nicht extra deklariert werden; identier gilt alslokale Variable in der Schleife, Zuweisungen sowie externer Zugri sind nichtmoglich.Next : bewirkt den vorzeitigen Abbruch eines Schleifendurchlaufs, die zusatzliche Angabeeiner Bedingung ist moglich.Syntax:next [loop label][when condition];Beispiel:for I in 0 to MAX LIM loopif (DONE(I) = true) then next;end if;Q(I)