VHDL Kurzbeschreibung

Beispiel:architecture S of COMPARE iscomponent XR2port (X, Y: in bit; Z: out bit);end component;component INVport (X: in bit; Z: out bit);end component;signal I: bit;beginU0: XR2 port map (A, B, I);U1: INV port map (I, C);end S;| ist aquivalent zu|package XYZ GATESpackage mit Deklaration der Komponentencomponent XR2port (X, Y: in bit; Z: out bit);end component;component INVport (X: in bit; Z: out bit);end component;end XYZ GATES;use WORK.XYZ GATES.ALL;architecture T of COMPARE issignal I: bit;beginU0: XR2 port map (A, B, I);U1: INV port map (I, C);end T;Benutzung des package XYZ GATES8.3 KongurationenDadurch, da zu einem entity verschiedene Realisierungen als architecture moglichsind, werden die folgenden Eigenschaften von VHDL erst ermoglicht:{ Schrittweise top-down Verfeinerung (von black-box Verhalten zu Struktur){ Untersuchung von Alternativen{ Unterstutzung von VersionenDurch Kongurationen werden den Komponenten in strukturellen Beschreibungen konkreteArchitekturen zugeordnet. Diese Kongurationen konnen an zwei Stellen vorgenommenwerden:1. innerhalb der architecture :inForm einer Kongurationsanweisung.Syntax:for label: entity name use entity [lib name.]entity name(architecture name);48