1 Montgomery Modular Multiplication in Hard- ware

FEI KEMT
4 Elliptic Curve Method in Hardware 55
4.1 Parameterisation of the ECM Algorithm . . . . . . . . . . . . . . . . 56
4.1.1 Phase 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
4.1.2 Phase 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
4.2 Design of the ECM Unit . . . . . . . . . . . . . . . . . . . . . . . . . 58
4.2.1 Control Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
4.2.2 Memory Management . . . . . . . . . . . . . . . . . . . . . . . 59
4.2.3 Choice of the Arithmetic Algorithms . . . . . . . . . . . . . . 60
4.2.4 Parallelization of the Algorithm . . . . . . . . . . . . . . . . . 64
4.3 Implementation of the ECM Unit . . . . . . . . . . . . . . . . . . . . 65
4.3.1 Hardware Platform . . . . . . . . . . . . . . . . . . . . . . . . 65
4.3.2 Results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
4.3.3 ECM-Based Acceleration of GNFS: a Case Study . . . . . . . 67
4.4 Conclusions and Future Steps . . . . . . . . . . . . . . . . . . . . . . 69
5 True Random Number Generator - preliminaries 71
5.1 Randomness . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
5.1.1 Definitions of Randomness . . . . . . . . . . . . . . . . . . . . 72
5.1.2 Random Number Generator . . . . . . . . . . . . . . . . . . . 73
5.1.3 Applications of Random Numbers . . . . . . . . . . . . . . . . 75
5.2 TRNG Implementations in Digital Systems . . . . . . . . . . . . . . . 76
5.2.1 Sources of Randomness . . . . . . . . . . . . . . . . . . . . . . 77
5.2.2 Survey of Designs Based on Jitter . . . . . . . . . . . . . . . . 82
5.3 PLL-Based TRNG on FPGA . . . . . . . . . . . . . . . . . . . . . . 85
5.3.1 Randomness Extraction Method . . . . . . . . . . . . . . . . . 85
5.3.2 Coherent Sampling . . . . . . . . . . . . . . . . . . . . . . . . 88
5.4 Testing of TRNGs . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
5.5 Attacks against TRNG . . . . . . . . . . . . . . . . . . . . . . . . . . 91
5.6 Conclusions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
6 True Random Number Generator 94
6.1 Clock Synthesis in FPGAs . . . . . . . . . . . . . . . . . . . . . . . . 94
6.1.1 PLL as Source of Randomness . . . . . . . . . . . . . . . . . . 96
6.2 PLL-Based TRNG on FPGA . . . . . . . . . . . . . . . . . . . . . . 101
6.2.1 PLL Configurations . . . . . . . . . . . . . . . . . . . . . . . . 101
6.2.2 Analysis of TRNG in Altera Stratix FPGAs . . . . . . . . . . 103
x