Diplom Informatik(FH) - FHInfo - Fachhochschule Kaiserslautern

Modulhandbuch - Angewandte Informatik (AI04) - Diplom Informatik(FH)
2. Semester Entwurf Digitaler Hardware
Modulnummer: 470 Kurzzeichen: DigHardwG
Modulgruppe: Wahlpflichtfächer Grundstudium (ausgelaufen)
Lernziele: • Kenntnis moderner Entwurfsmethoden für digitale Hardware
• Sicherer Umgang mit der Hardwarebeschreibungssprache VHDL
• Verständnis physikalischer Randbedingungen des
Hardwareentwurfs
• Praktische Erfahrung im Umgang mit moderner
Entwurfssoftware
Anmeldeformalitäten: Zur Anerkennung der Studienleistung ist eine Anmeldung im
Prüfungsamt erforderlich. Die Frist zur Anmeldung ist dem
Prüfungsplan WS 07/08 zu entnehmen.
Prüfungsmodalitäten: Klausur (schriftlich und am Rechner)
Prüfungsart: Studienleistung
Prüfungsform: schriftlich
Umfang: Summe ECTS P.: 5 / Summe SWS: 4
zugehörige Veranstaltungen: Entwurf Digitaler Hardware 2V + 2P
Modulverantwortlich: Prof. Dr.-Ing. Matthias Leiner
Veranstaltung Entwurf Digitaler Hardware
Veranstaltungsnummer: Kurzzeichen: DigHardwG Semester: 2
Inhalt: Digitale Systeme aller Anwendungsbereiche (Computer,
Kommunikation, Konsumer, etc.) sind längst derart komplex,
dass ihre Hardware mit traditionellen Entwurfstechniken nicht
mehr in effizienter Weise entworfen werden kann. Es sind
vielmehr Methoden und Werkzeuge erforderlich, die den Entwurf
auf höhere Abstraktionsebenen verlagern und die darunter
liegenden Entwurfsschritte automatisieren. Die vorliegende
Veranstaltung gibt eine Einführung in moderne Methoden des
Entwurfs digitaler Hardware, die heute bei der Entwicklung
digitaler Mikrochips jeglicher Art (Prozessoren, Grafikchips,
Controller, etc.) in der Industrie angewandt werden. Behandelt
wird zunächst die abstrakte Verhaltensbeschreibung der zu
entwerfenden Hardware mit der Hardwarebeschreibungssprache
VHDL. So wird der Hardwareentwurf in gewisser Weise zur
Softwareentwicklung, wenngleich wesentliche Unterschiede
bestehen. Wichtig ist, dass ein Hardwaremodell tatsächlich in
Hardware abgebildet werden kann. Die Validierung des
Hardwaremodells mittels Simulation stellt einen äußerst
wichtigen Entwurfsschritt dar, weil das Hardwaremodell als
Referenz für alle nachfolgenden Schritte dient. Die automatische
Hardwaresynthese mittels entsprechender Syntheseprogramme
- ausgehend von abstrakten und technologie-unabhängigen
Hardwaremodellen - leistet den größten Beitrag zur deutlich
höheren Entwurfsproduktivität gegenüber herkömmlichen
Entwurfstechniken. Neben dem funktionalen logischen
Hardwareentwurf kommt es darauf an, dass die resultierende
Hardware auch gewisse physikalische Randbedingungen erfüllt.
Hierzu gehört insbesondere die Erreichung einer spezifizierten
Mindesttaktfrequenz. Die Veranstaltung gibt eine Einführung in
die Analyse des Zeitverhaltens digitaler Hardware (Statische
Timinganalyse) und zeigt die praktische Umsetzung in
Syntheseprogrammen auf. Die vorlesungsbegleitende Übung
dient zur praktischen Anwendung und Vertiefung des Stoffes am
Rechner unter Verwendung professioneller Entwurfssoftware
(VHDL-Simulator, VHDL-Syntheseprogramm). Die am Rechner
entworfenen Schaltungen werden in konfigurierbare integrierte
Schaltkreise abgebildet und in Betrieb genommen.
Studienbehelfe / Literatur: Skript und Folienabdrucke zur Veranstaltung Peter Ashenden:
The Designer‘s Guide to VHDL. Morgan Kaufmann Publishers,
2001 ISBN 1-558-60674-2 J. Reichardt/B. Schwarz: VHDL-
Synthese. Oldenbourg-Verlag, München, 2000 ISBN 3-486-
25128-7 Göran Herrmann/Dietmar Müller: ASIC Entwurf und
Test. Fachbuch-Verlag, Leipzig, 2004 ISBN 3-446-21709-6 G.
Lehmann/B. Wunder/M. Selz: Schaltungsdesign mit VHDL.
Franzis-Verlag, Poing, 1994 ISBN 3-772-36163-0
Lehrsprache: Deutsch
Seite 25