Bildgebung mit DEPFET - Prof. Dr. Norbert Wermes - Universität Bonn

20 KAPITEL 1. PHYSIKALISCHE GRUNDLAGEN DES DEPFET-DETEKTORSdas Substrat als Teilchendetektor verwendet, so sammeln sich die Signalelektronen indiesem Potenzialminimum, was u.a. für DEPFET-Detektoren ausgenutzt wird (s. Kapitel2.1).1.4 Der JFETEin p-Kanal JFET 9 besteht aus zwei p + -Kontakten (”Source” und ”Drain”), die leitendüber einen p-Kanal miteinander verbunden sind 10 (s. Abbildung 1.7). Auf der Ober- undder Unterseite des Kanals befinden sich zwei n + -Implantationen (”Gates”), über welchesich der Kanalstrom durch Anlegen einer Spannung regulieren lässt. Da beim JFET nurdie Majoritätsladungsträger zum Transistorstrom beitragen, handelt es sich beim JFETum ein unipolares Bauelement.Es liege zunächst an den Gates eine Spannung von V GS = 0V bezüglich der Sourcedes Transistors an. Ist die Spannung zwischen Drain und Source V DS = 0V , so bildensich zwischen den Gates und dem Kanal nur die entsprechenden Verarmungszonen aus.Bei Anlegen einer negativen Spannung an der Drain (im normalen Betrieb ist die Draindefinitionsgemäß negativer als die Source) fließt nun ein Löcherstrom von der Source zurDrain. Bei kleinen Drainspannungen ist der Strom proportional zur angelegten Spannung,d.h. der JFET verhält sich hier wie ein ohmscher Widerstand. Dieser Abschnitt derAusgangskennlinie (s. Abbildung 1.8) wird daher auch linearer Bereich genannt.Das Potenzial im Transistorkanal nimmt von der Source zur Drain hin von 0V auf V DSab. Dies führt dazu, dass die über der Gate-Kanal-Diode abfallende Sperrspannung zurDrain hin zunimmt und somit die Verarmungszone zur Drain hin größer wird. Bei einerErhöhung der Drainspannung verengt sich daher der Transistorkanal zur Drain hin, waszu einer Erhöhung des Kanalwiderstandes und einer langsameren Zunahme des Stromsführt. Die Ausgangskennlinie weicht von ihrem linearen Verlauf ab.Wird V DS weiter erhöht, so berühren sich schließlich die Verarmungszonen der Gate-Kanal-Dioden und der Transistorkanal wird am sog. ”Pinch-Off”-Punkt vollständig abgeschnürt.An diesem Punkt wird der Kanalstrom nahezu unabhängig von der angelegtenDrainspannung, die Ausgangskennlinie gelangt in den Sättigungsbereich. Die Potenzialdifferenzzwischen Gate und Drain, bei der diese Abschnürung des Kanals eintritt, wirdals Pinch-Off-Spannung V PO bezeichnet, die Drain-Source-Spannung als SättigungsspannungVDSSAT , die von der Gatespannung abhängt.Eine weitere Zunahme von V DS bewirkt, dass die Verarmungszonen weiter zusammenwachsenund der Pinch-Off-Punkt sich zur Source hin verschiebt. Dies führt dazu, dasssich die effektive Kanallänge weiter verkürzt und sich dadurch der Kanalwiderstandverringert. Dieser Effekt wird auch bei bipolaren Transistoren beobachtet und dort als”Early-Effekt” bezeichnet. Die Verkürzung der Kanallänge bei einer Erhöhung der Drainspannungist jedoch gering, so dass sich der Transistorstrom nur geringfügig ändert.9 engl.: Junction Field Effect Transistor10 Der n-Kanal JFET lässt sich analog behandeln.