Bildgebung mit DEPFET - Prof. Dr. Norbert Wermes - Universität Bonn

52 KAPITEL 3. DAS DEPFET PIXEL BIOSCOPEIn diesem Fall können durch Schließen von Schaltern 4 Widerstände mit demGrößenverhältnis von 8 : 4 : 2 : 1 mit dem Eingangsknoten verbunden werden.Hierdurch wird ein Strom abgezogen, welcher je nach Beschaltung einen von 16Werten annehmen kann.Das Problem bei einer solchen Schaltung liegt darin, dass sich bei einem Polysiliziumwiderstandnicht gleichzeitig ein niedriges Rauschen und ein geringer Platzverbrauchrealisieren lässt. Damit sich das Stromrauschen am Eingangsknoten nichtwesentlich erhöht, sollte das thermische Rauschen dieser 4 Widerstände das thermischeRauschen des Widerstandes R PD ≈ 85 kΩ, durch den der Großteil des Stromesabgezogen wird, nicht überschreiten 7 . Das thermische Rauschen eines Widerstandesist durch < i 2 >= 4k T/R gegeben, der kleinste der 4 Widerstände sollte dahernicht kleiner sein als R PD . Ein Widerstand von R = 85 kΩ benötigt jedoch eineFläche von 50 × 110µm 2 , was einem Drittel der Fläche des gesamten Analogteilsentspricht. Für den größten der 4 Widerstände wäre sogar eine 8 mal größere Flächenötig. Gegen diese Schaltung sprechen daher vor allem Platzgründe.• Stromsubtraktion durch Anlegen verschieden hoher Spannungen an einen Polysiliziumwiderstandam Eingangsknoten:In diesem Fall wird an einen mit dem Eingangsknoten verbundenen Polysiliziumwiderstandeine Spannung angelegt, welche einen von 16 Werten annehmen kann. Ausden gleichen Gründen wie im vorigen Fall sollte der Widerstand nicht wesentlichkleiner sein als R = 85 kΩ. Im Gegensatz zum vorigen Fall ist für diese Schaltungnur ein einziger Widerstand mit einer Fläche von 50 × 110µm 2 nötig. Der Platzbedarfder Schaltung ist daher zwar immer noch hoch, aber geringer als im vorigenFall.• Stromsubtraktion durch Zuschalten von 4 n-Mos-Transistoren unterschiedlicherGröße am Eingangsknoten:Dieser Fall entspricht der ersten Schaltung, wenn die Widerstände durch n-Mos-Transistoren realisiert werden. Im Falle von Transistoren muß außer dem thermischenRauschen noch das 1/f-Rauschen berücksichtigt werden, welches durchfolgende Formel gegeben ist [Cad04]:〈i 2 1/f〉 MOS = K f · I afdsC ox · W · L · ∆ff ef [A 2 ] (3.2)Hierbei sind K f = 2.33 · 10 −26 der 1/f-Koeffizient, af = 1.451 der 1/f-Exponent,ef = 1 der 1/f-Frequenz-Exponent und C ox = 2.18·10 −3 F/m 2 die Oxid-Kapazitätpro Fläche für den hier verwendeten Fertigungsprozess. Es ist zu sehen, dass das1/f-Rauschen mit größerer Transistorfläche kleiner wird. Selbst für einen n-MOS-Transistor mit der gleichen Fläche wie der Widerstand R PD = 85 kΩ und einen7 Das thermische Rauschen eines 85kΩ-Widerstandes beträgt etwa ein Drittel des thermischenDEPFET-Rauschens.