Bildgebung mit DEPFET - Prof. Dr. Norbert Wermes - Universität Bonn

3.4. DIE INTEGRIERTE DATENNAHMEELEKTRONIK 57IN/OUTENABLEENABLEIN/OUTIN/OUTENABLEENABLEIN/OUTAbbildung 3.15: Schaltplan einer elementaren RAM-Zelle.IN_5IN_4IN_3IN_2IN_1IN_0OUTIN_5IN_4IN_3IN_2IN_1IN_0OUTCLKCLKZusammenfassung von Kapitel 3.4.1Abbildung 3.16: Schaltplan eines Decoders.Mit CARLOS 2.0 wurde ein Datennahmechip realisiert, welcher die Transistorströmeder Pixel einer Zeile einer 64x64-DEPFET-Matrix parallel ausliest, verstärkt und seriellüber einen schnellen Ausgangstreiber an den Ausgang weitergibt. Im Gegensatz zuseinem Vorgänger CARLOS 1.0 wurde eine variable Stromsubtraktion realisiert, durchwelche alle Pixel der Matrix in den Arbeitsbereich des Chips gebracht werden, ohne dassseine Rausch- und Verstärkungseigenschaften verschlechtert wurden. Die hierfür benötigtenDaten werden in einem RAM auf dem Chip abgespeichert. Weitere Messungen mitCARLOS 2.0 im Betrieb mit einer DEPFET-Matrix werden in Kapitel 4 beschrieben.3.4.2 SWITCHER 2.0Zum Betrieb einer DEPFET-Matrix müssen die Pixel der Matrix zeilenweise an- bzw. abgeschaltetund gelöscht werden können. Hierzu wurde in unserer Arbeitsgruppe der SteuerchipSWITCHER entwickelt. Da die zum Löschen der Matrix über die Löschkontaktenötige Spannung von ≈ 15V die Höchstgrenze von Standard-CMOS 9 -Technologien überschreitet,mußte zur Herstellung des Chips ein spezieller Hochspannungsprozess (AMS2µm-HV-CMOS) verwendet werden.9 Complementary Metal Oxide Semiconductor