Matthias Böcker - Experimentelle Teilchenphysik - Universität Siegen

101MU4-Randspalten-Datenzu/von benachbarter PCUMU3-1(Verb. Nr. 5)MU3-2(Verb. Nr. 6)MU4-1(Verb. Nr. 1)MU4-2(Verb. Nr. 2)MU4-3(Verb. Nr. 3)MU4-4(Verb. Nr. 4)MU3-3(Verb. Nr. 7)MU3-4(Verb. Nr. 8)POL Par. TreiberDPRAM CPLD3DAC EV MDACVME34L4M4R4L4M4R32322332314L14M14R1Inh.Inh.4L44M 44R43 4VMEKoinz.-Kanal 1Koinz.-Kanal 4VMEVME-SchnittstelleVMEAuffang-FIFOsTest-FIFOSer.-FIFOVMEKoinz.-Datenzu PMGInhibit-BXvon PMGMU4-Randspalten-Datenzu/von benachbarter PCUAbbildung A.3:Schematische Darstellung der Pretrigger Coincidence Units (PCU) [Sch01b].Im Text wird die Funktionsweise der PCUs detailliert beschrieben.POL-Empfänger auf der PCU-Hauptkarte wandeln die optisch übertragenen Datenvon vier MU3- und den vier dazu gehörigen MU4-Spalten in elektrische Signale um.Die Offset-Spannungen der POL-Empfänger werden individuell über Digital-Analog-Wandler (DAC, englisch für: Digital-to-Analog-Converter) eingestellt. Die Daten werdenanschließend unter Verwendung des gleiche Bausteins, der schon zur Serialisierungauf den PLBs benutzt wurde, parallelisiert. Für die Koinzidenzberechnung werden proKanal jeweils die Daten einer MU3-Spalte und dreier MU4-Spalten benötigt. Die Verteilungder Daten auf die verschiedenen Kanäle ist in Abbildung A.4 gezeigt.Die MU4-Spalten eines solchen Koinzidenzkanals werden mit ”L“, ”M“ und ”R“ bezeichnet(siehe Abbildung 3.16). Diese Bezeichnungen dienen der Kennzeichnung vonTreffermustern der MU4-Pads. Nach der Verteilung der Daten auf die verschiedenenKanäle werden die MU3- und MU4-Daten eines jeden Kanals synchronisiert, um unterschiedlicheLaufzeiten der Daten für die verschiedenen Spalte auszugleichen. DieserVorgang wird mittels eines Dual Ported Random Access Memorys (DPRAM: Speicherbaustein,der unabhängige Schreib- und Lesezugriffe ermöglicht) durchgeführt. DieDaten werden im Mittel um 144 ns verzögert und in die Eingangsregister eines programmierbarenLogikbausteins (CPLD: Complex Programmable Logic Device) geschrieben.