Steuerbare Gleichrichtung in Halbleiter-Nanostrukturen - Universität ...

5. Experimentelle Ergebnisse und Diskussion
5.2. Gleichrichter in SSD-Struktur
Im Abschnitt 2.4.2 wurde die SSD-Struktur ohne Seiten-Gates von Song et al. [5] vor-
gestellt. Im folgenden Abschnitt 5.2 sollen einerseits die ersten Ergebnisse einer nahezu
identischen Probenstruktur, die während dieser Diplomarbeit hergestellt wurde, vorge-
stellt werden. Andererseits sollen die Ergebnisse mit denen von Song et al. verglichen und
detaillierter beschrieben werden.
In Abschnitt 5.3 folgen dann die neuen Ergebnisse der Probenstrukturen mit Seiten-Gates,
die über die von Song et al. veröffentlichten Arbeiten hinausgehen.
Die SSD-Struktur wurde in der Probe III (siehe Abb. 3.3 in Abschnitt 3.2) realisiert. An
dieser planaren Dioden-Struktur ohne Seiten-Gates werden Messungen zur Aufnahme von
ISD(VSD)-Kennlinien durchgeführt. Im Folgenden wird immer nur der Betrag des Strom-
wertes genannt. Die Widerstände werden aus der Steigung einer Regressionsgeraden in
dem jeweiligen Kennlinien-Bereich berechnet. Somit werden keine absoluten Widerstände
ermittelt, sondern vielmehr differentielle Widerstände dR, die über ein Spannungsintervall
gemittelt sind.
Abbildung 5.5 zeigt den Source-Drain-Spannungs-Bereich VSD = ±1 V der aufgenomme-
nen ISD(VSD)-Kennlinie für die Probe III. Es ist deutlich zu erkennen, dass bei positiven
Spannungen die Probe ein Sperrverhalten zeigt (Bereich A Abb. 5.5), wohingegen beim
Übergang zu kleinen negativen Spannungen der Strom weiterhin ansteigt (Bereich B Abb.
5.5).
In Sperrrichtung (Bereich A) ist der Strom nicht verschwindend gering, sondern er beträgt
für eine angelegte Spannung von VSD = −1,0 V IA = 19,9 µA. Der differentielle Wider-
stand der Probe erreicht hier einen Wert von dRA = 412 kΩ. Im Durchlassbereich (Bereich
B) existiert mit einem Wert von dRB = 3 kΩ der kleinste differentielle Widerstand. Der
Kanal ist geöffnet.
In dem Bereich C wird eine weitere Veränderung der Kennlinie erkennbar. Der Kanal er-
höht hier seinen differentiellen Widerstand auf dRC = 56 kΩ und erlangt eine Stromstärke
von IC = 36,5 µA bei VSD = +1,0 V. Die eigentlich erwartete (siehe Abb. 5.5), weiterhin
bestehende Öffnung des Kanals bricht ein und stattdessen erfolgt eine Sperrung 4 . Diese
Sperrung ist jedoch mit dRC = 56 kΩ nicht so stark, wie die Sperrung mit dRA = 412 kΩ
in der eigentlichen Sperrrichtung. Somit erfolgt die Sperrung des Kanals bei positiven Span-
nungen, eine abgeschwächte Sperrung des Kanals hingegen bei negativen Spannungen. Bei
4 Im Folgenden wird der Anstieg des differentiellen Widerstandes dR im negativen Source-Drain-
40
Spannungsintervall analog zur Sperrrichtung mit Sperrung bezeichnet, obwohl nicht abschließend ge-
klärt werden konnte, ob es sich um ein Sperrverhalten der Diode handelt.