Steuerbare Gleichrichtung in Halbleiter-Nanostrukturen - Universität ...

5. Experimentelle Ergebnisse und Diskussion
V = -1V
T
V > 0
K
I K Sat
I K
V K Sat
V = 0 V
T
V = -1V
T
Abbildung 5.15.: Schematische Darstellung eines JFETs bei angelegter Kanal-Spannung
Sperrbereich auf.
VK > 0, wobei die Top-Gate-Spannung auf einem konstanten Wert ge-
genüber Drain gehalten wird. Die linke Seite zeigt die Verarmungszonen
(rot) im Kanal, die rechte Seite gibt die IK(VK)-Kennlinien für die Top-
Gate-Spannung VT = −1 V und VT = 0 V an (Abbildung nach [7]).
Bei der Betrachtung der Abbildung 5.14 (a1 bis a3) zeigt sich, dass für konstante Source-
Drain-Spannungen VSD > 0,1 V sich die Lage der Abschnürpunkte im Kanal in Abhängig-
keit der angelegten Seiten-Gate-Spannung VG verschiebt. Der zur ersten Abschnürung gehö-
rende Source-Drain-Spannungswert VSD wächst mit zunehmender Seiten-Gate-Spannung
VG an. Vergleicht man dies erneut, wie schon in Abschnitt 5.2 mit der Funktionsweise eines
JFETs, kann das unterschiedliche Verhalten der Kennlinien in Sperrrichtung für die drei
Seiten-Gate-Spannungen VG erklärt werden. Abbildung 5.15 zeigt die Verarmungszonen
im Kanal eines JFETs für eine Top-Gate-Spannung von VT = −1 V. Über die Top-Gate-
Spannung VT wird die Größe der Verarmungszone gesteuert, was in diesem Fall zu einer
Vergrößerung der Verarmungszone bei der Kanal-Spannung VK = 0 V führt. Somit ist
die Abschnürung des Kanals schon für kleinere Spannungen VK erreicht und die IK(VK)-
Kennlinie erreicht ihre Sättigung ebenfalls für kleinere Spannungen VK. Die Sättigung
äußert sich in dem konstanten Strom IK. Wählt man hingegen eine Top-Gate-Spannung
von VT > 0 V, so verkürzen sich die Verarmungszonen bei der Kanal-Spannung VK = 0 V.
Demzufolge ist eine größere Spannung VK nötig um in die Abschnürung des Kanals und
somit in die Sättigung zu gelangen.
Bei der planaren Diode mit Seiten-Gates ist für die Seiten-Gate-Spannung VG = −1 V der
Kanal bereits über eine gewisse Länge eingeschnürt, so dass die Sättigung bereits erreicht
ist und für positive Source-Drain-Spannungen kein Stromfluss ISD zu Stande kommt. Für
die Seiten-Gate-Spannung VG = +1 V ist der Kanal bei der Source-Drain-Spannungen
VSD = 0 V weiter geöffnet als bei der Seiten-Gate-Spannung VG = 0 V, so dass die Ab-
schnürung erst später einsetzt und somit schon ein höherer Strom fließt, der dann konstant
wird. Ein starker Anstieg des differentiellen Widerstandes für die Seiten-Gate-Spannung
56
V K