Steuerbare Gleichrichtung in Halbleiter-Nanostrukturen - Universität ...
Steuerbare Gleichrichtung in Halbleiter-Nanostrukturen - Universität ...
Steuerbare Gleichrichtung in Halbleiter-Nanostrukturen - Universität ...
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
5.3. <strong>Steuerbare</strong>r Gleichrichter<br />
Hierbei liegt der Sperrbereich im negativen Source-Dra<strong>in</strong>-Spannungs<strong>in</strong>tervall im Bereich<br />
A, die Durchlassrichtung bef<strong>in</strong>det sich im Bereich B. Im Bereich C bei positiven Source-<br />
Dra<strong>in</strong>-Spannungen erfolgt e<strong>in</strong>e Erhöhung des differentiellen Widerstandes und somit e<strong>in</strong>e<br />
Sperrung des Kanals. Werden die Kennl<strong>in</strong>ien aus Abbildung 5.11 um 180 ◦ um den Ur-<br />
sprung gedreht, so ergeben sie die Kennl<strong>in</strong>ien aus Abbildung 5.10. Betrachtet man die<br />
Maximalströme IA = 5,3 µA (schwarze Kennl<strong>in</strong>ie) und IA = 4,1 µA (rote Kennl<strong>in</strong>ie) bzw.<br />
IC = 16,3 µA (schwarze Kennl<strong>in</strong>ie) und IC = 15,5 µA (rote Kennl<strong>in</strong>ie), so zeigen sich<br />
auch hier nur m<strong>in</strong>imale Unterschiede zu den <strong>in</strong> Abbildung 5.10 bestimmten Werten. Eben-<br />
so verhalten sich die differentiellen Widerstände: dRA = 1,19 MΩ (schwarze Kennl<strong>in</strong>ie)<br />
und dRA = 1,62 MΩ (rote Kennl<strong>in</strong>ie) bzw. dRC = 79,6 kΩ (schwarze Kennl<strong>in</strong>ie) und<br />
dRC = 100,2 kΩ (rote Kennl<strong>in</strong>ie). Im Durchlassbereich (Bereich B) zeigen die Kennl<strong>in</strong>ien<br />
wieder identisches Verhalten <strong>in</strong> ihrem differentiellen Widerstand dRB = 16,0 kΩ (rote und<br />
schwarze Kennl<strong>in</strong>ie).<br />
Zur Veranschaulichung der punktsymmetrischen Kennl<strong>in</strong>ienverläufe dient Abbildung 5.12,<br />
die die speziellen Fälle e<strong>in</strong>er Source-Spannung von VSD = −1 V für die „Seiten-Gates auf<br />
Dra<strong>in</strong>-Potential“ - Schaltung (Abb. 5.12 a) und e<strong>in</strong>er Source-Spannung von VSD = +1 V<br />
für die „Seiten-Gates auf Source-Potential“ - Schaltung (Abb. 5.12 b) darstellt. Betrachtet<br />
a) Anschluss 1<br />
b)<br />
-1 V<br />
-1 V<br />
Gate Gate<br />
0 V<br />
0 V<br />
0 V<br />
Anschluss 2<br />
Anschluss 1<br />
0 V<br />
Gate Gate<br />
+1 V +1 V<br />
+1 V<br />
+1 V<br />
Anschluss 2<br />
Abbildung 5.12.: Schaltbilder für zwei konkrete Fälle. a) Seiten-Gates auf Dra<strong>in</strong>-Potential<br />
(vgl. rote Messkurve Abb. 5.10) mit e<strong>in</strong>er Source-Spannung von VSD =<br />
−1 V. b) Seiten-Gates auf Source-Potential (vgl. rote Messkurve Abb.<br />
5.11) mit e<strong>in</strong>er Source-Spannung von VSD = +1 V.<br />
51