Becas concedidas a los departamentos - Universidad Politécnica de ...

Becas colaboración curso 2009/2010Fecha: 30 Julio 2009ResponsableSahuquillo Borrás, JulioE-mailjsahuqui@disca.upv.esExt.75720Título proyectoAsignación retardada de entradas del ROB en procesadores superescalaresValoración proyecto4Descripción proyectoEn los procesadores superescalares se utiliza una estructura hardware (ROB) para dar soporte a la ejecuciónespeculativa y a la liberación de registros. Para ello, cada instrucción en la ¿ventana¿ tiene una entradaasignada en el ROB donde almacena la información necesaria para tales fines. Por otra parte, lasinstrucciones almacenan el valor producido (en su caso) en la etapa de writeback, para escribirlo en losregistros posteriormente en la etapa de commit o confirmación.Hoy en día, el ROB es un recurso crítico. En este proyecto se persigue reducir el número de entradasasignadas al ROB. Para ello, se aplicará una técnica novedosa que consiste en asignar entradas cuando lainstrucción llega a la etapa de writeback.Actividades a realizar por el alumnoEn líneas generales, el alumno debe implementar y evaluar el impacto de la técnica sobre las prestaciones delos procesadores superescalares actuales. Los pasos serían:1.Estudio y comprensión de un simulador detallado utilizado por la comunidad científica. En concreto seutilizará el Multi2sim o simplescalar.2.Modelar la técnica descrita.3.Lanzar simulaciones con benchmarks científicos (SPEC2006) y benchmarks multimedia.4.Obtención, interpretación y análisis de resultados.5.Ajuste de la técnica. En caso de que la técnica no obtenga los resultados esperados, realizar ajustes y volveral paso 2.6.Análisis coste prestaciones.HorarioA convenir con el alumnoPage 94 of 385