25.08.2013 Views

Wersja pełna [11,39 MB] - Wydział Elektroniki, Telekomunikacji i ...

Wersja pełna [11,39 MB] - Wydział Elektroniki, Telekomunikacji i ...

Wersja pełna [11,39 MB] - Wydział Elektroniki, Telekomunikacji i ...

SHOW MORE
SHOW LESS

You also want an ePaper? Increase the reach of your titles

YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.

3.2.16. Systemy mikroelektroniczne<br />

KARTA PRZEDMIOTU<br />

Nazwa przedmiotu Algorytmy i projektowanie układów VLSI<br />

Skrót nazwy VLSI<br />

Kierunek:<br />

Elektronika i telekomunikacja Automatyka i robotyka Informatyka<br />

X<br />

Osoba odpowiedzialna za treść przedmiotu:<br />

Imię: Zbigniew<br />

Nazwisko: Felendzer<br />

e-mail: zfel@ue.eti.pg.gda.pl<br />

Karta zajęć - wykład<br />

poziom<br />

liczba<br />

Lp. Zagadnienie<br />

wiedzy umiej.<br />

godzin<br />

A B C D E<br />

1. Procesy technologiczne wytwarzania układów CMOS, bipolarnych i<br />

BiCMOS<br />

X 1<br />

2. Przebieg projektowania układów VLSI X 1<br />

3. Postawowe pojęcia teorii grafów X 0,34<br />

4. Najkrótsza ścieżka, minimalne drzewo X 0,67<br />

5. Kolorowanie grafów, cykliczność grafów. Związek teorii grafów z<br />

projektowaniem topografii układów elektronicznych<br />

X 1<br />

6. Metoda hierarchiczna projektowania układów VLSI X 1<br />

7. Układy MoM i Wafer Scale Integration X 1<br />

8. Zasady tworzenia bibliotek elementów układów Gate Arrays<br />

i Standard Cells<br />

X 0,33<br />

9. Algorytm automat. generacji prostych układów cyfrowych CMOS X 1<br />

10. Projektowanie topografii tranzystorów X 1<br />

<strong>11</strong>. Symulacja elektryczna prostych układów cyfrowych X 1<br />

12. Weryfikacja projektu topografii X 1<br />

13. Estymacja wielkości matrycy Gate Arrays X 0,33<br />

14. Algorytm rozmieszczania elementów w matrycach rzędowych Gate<br />

Arrays<br />

X 1<br />

15. Model matematyczny trasowania globalnego w matrycach Gate Arrays X 0,33<br />

16. Model statystyczny połączeń w układach elektronicznych X 0,67<br />

17. Metoda probabilistyczna estymacji chipa Standard Cells X 1<br />

18. Przykłady estymacji X 0,33<br />

19. Model matematyczny zadania rozmieszczania elementów w układach<br />

Standard Cells<br />

X 0,67<br />

20. Algorytm automatycznego rozmieszczania elementów w układach<br />

Standard Cells<br />

X 1<br />

21. Przykłady działania algorytmu X 0,33<br />

22. Model matematyczny zadania trasowania połączeń w układach<br />

Standard Cells<br />

X 1<br />

23. Przykłady działania algorytmu X 0,33<br />

24. Elementy syntezy układów VLSI na poziomie architektury X 1<br />

25. Kolejkowanie X 0,67<br />

26. Łączenie X 0,67<br />

27. Szacowanie zasobów i czasu wykonania X 0,33<br />

28. Przykłady obliczeniowe X 1<br />

642

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!