25.08.2013 Views

Wersja pełna [11,39 MB] - Wydział Elektroniki, Telekomunikacji i ...

Wersja pełna [11,39 MB] - Wydział Elektroniki, Telekomunikacji i ...

Wersja pełna [11,39 MB] - Wydział Elektroniki, Telekomunikacji i ...

SHOW MORE
SHOW LESS

Create successful ePaper yourself

Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.

KARTA PRZEDMIOTU<br />

Nazwa przedmiotu Programowalne układy sieci komputerowych<br />

Skrót nazwy PUSK<br />

Kierunek:<br />

Elektronika i telekomunikacja Automatyka i robotyka Informatyka<br />

X<br />

Osoba odpowiedzialna za treść przedmiotu:<br />

Imię: Miron<br />

Nazwisko: Kłosowski<br />

e-mail: klosowsk@ue.eti.pg.gda.pl<br />

Lp. Zagadnienie<br />

Karta zajęć - wykład<br />

poziom<br />

wiedzy umiej.<br />

liczba<br />

godzin<br />

A B C D E<br />

1. Fizyczne standardy sieci komputerowych i okablowania. X 0,33<br />

2. Budowa układów realizujących dostęp do medium. X 0,33<br />

3. Mechanizmy autonegocjacji. X 0,33<br />

4. Programowalne układy scalone realizujące dostęp do mediów. X 1<br />

5. Standard: Media Independent Interface. X 0,33<br />

6. Analiza procesu nadawania i odbioru ramek przez MII. X 0,67<br />

7. Tryb full duplex i mechanizmy flow control. X 0,67<br />

8. Implementacja obsługi pakietów typu „multicast”. X 0,33<br />

9. Programowalne układy scalone realizujące montaż i demontaż ramek. X 1<br />

10. Sieci VLAN i ich implementacja. X 0,67<br />

<strong>11</strong>. Mechanizmy agregacji portów. X 0,33<br />

12. Pamięci stosowane w układach sieci komputerowych<br />

X 1<br />

(SDRAM, FIFO, QDR, ZBT, itp.).<br />

13. Pamięci typu CAM (Content Addressable Memory). X 0,33<br />

14. Budowa klasyfikatorów jednowymiarowych. X 0,67<br />

15. Pamięci typu TCAM (Ternary CAM). X 0,33<br />

16. Budowa klasyfikatorów wielowymiarowych. X 1<br />

17. Architektura mostów i przełączników. Algorytmy i procesy. X 1<br />

18. Przełączniki heterogeniczne. X 0,67<br />

19. Algorytm drzewa opinającego oraz metody jego implementacji. X 0,67<br />

20. Obsługa warstwy sieciowej. Przełączniki warstwy 3. X 0,67<br />

21. Architektura routerów. X 0,33<br />

22. Zagadnienia QoS. Metody zarządzania buforami i kolejkami. X 1<br />

23. Układy scalone sieci bezprzewodowych. X 0,67<br />

24. Zastosowanie układów programowalnych FPGA do budowy systemów<br />

sieci komputerowych.<br />

X 0,67<br />

Razem 15<br />

Karta zajęć - laboratorium<br />

poziom<br />

liczba<br />

Lp. Zagadnienie<br />

wiedzy umiej.<br />

godzin<br />

A B C D E<br />

1. Zapoznanie się z płytkami laboratoryjnymi (Virtex2 z układem PHY<br />

oraz Spartan2 z układem MAC+PHY).<br />

X 2<br />

2. Projekt i weryfikacja prostego układu liczącego ramki odebrane z sieci X 2<br />

650

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!